臺積電完成全球首顆3D IC 封裝，預計將于2021 年量產(chǎn)

4月22日，臺積電完成全球首顆3D IC 封裝，預計將于2021 年量產(chǎn)。業(yè)界認為，此技術(shù)主要是為了應(yīng)用在5nm以下先進制程，并為定制化異質(zhì)芯片鋪路，當然也更加鞏固了蘋果訂單。

臺積電近幾年推出的CoWoS 架構(gòu)及整合扇出型封狀等原本就是為了通過芯片堆疊摸索后摩爾定律時代的路線，而真正的3D 封裝技術(shù)的出現(xiàn)，更加強化了臺積電垂直整合服務(wù)的競爭力。尤其未來異質(zhì)芯片整合將會是趨勢，將處理器、數(shù)據(jù)芯片、高頻存儲器、CMOS 圖像傳感器與微機電系統(tǒng)等整合在一起。

臺積電積極投入后端的半導體封裝技術(shù)，預計日月光、矽品等封測大廠也會加速布建3D IC 封裝的技術(shù)和產(chǎn)能。不過這并不容易，需要搭配難度更高的工藝，如硅鉆孔技術(shù)、晶圓薄化、導電材質(zhì)填孔、晶圓連接及散熱支持等，預計各大廠也將進入新的技術(shù)資本競賽。

臺積電總裁魏哲家表示，盡管半導體處于淡季，但看好高性能運算領(lǐng)域的強勁需求，且臺積電客戶組合將趨向多元化。不過目前臺積電的主要動能仍來自于7 nm制程，3D 封裝等先進技術(shù)屆時應(yīng)該還只有少數(shù)客戶會采用，業(yè)界猜測蘋果手機處理器應(yīng)該仍是首先引進最新制程的訂單。更進一步的消息，要等到5 月份才會公布。

臺積電5nm制程已于本月初順利進入試產(chǎn)階段，魏哲家表示，預計5nm制程一開始起步將會比7nm慢一些，但由于極紫外光(EUV)技術(shù)成熟度會加快，讓很多芯片能更有效率，因此看好5nm整體放量速度將會比7nm要快，并成為臺積電下一波成長主力。