日立等開發(fā)以輔助電源補(bǔ)償LSI內(nèi)部電壓下降的技術(shù)

日立制作所與瑞薩科技聯(lián)合開發(fā)出了利用輔助電源補(bǔ)償LSI回路區(qū)塊電壓下降的技術(shù)，并于2008年6月18～20日在美國(guó)檀香山舉行的“2008 Symposium on VLSI Circuits”上公布了相關(guān)詳細(xì)情況。

一般來說，在工作負(fù)荷大的電路區(qū)塊附近，容易產(chǎn)生電源線內(nèi)電壓大幅下降的現(xiàn)象，從而導(dǎo)致LSI工作不穩(wěn)定。為解決這一問題，通常是將電源電壓略微提高，以留有余地。但這又阻礙了LSI的低電壓化。

此次，在電路區(qū)塊內(nèi)配備片上用數(shù)字電壓計(jì)來檢測(cè)電壓下降，并將電路區(qū)塊連接到普通電源系統(tǒng)以外的輔助電源上。用基于65nm工藝技術(shù)試制的測(cè)試芯片進(jìn)行的效果確認(rèn)表明，采用輔助電源，可以將LSI內(nèi)部的電壓下降減小40mV。由此，可以將1V的電源電壓降至0.96V。

由于輔助電源可以只為必要的電路區(qū)塊供電，因此下層布線可以較細(xì)。與加粗上層電源布線以抑制電壓下降的方法相比，布線的利用效率更高。兩家公司力爭(zhēng)2010年使該技術(shù)達(dá)到實(shí)用水平。

編輯： 荒原