Xilinx宣布集成RF信號鏈的Zynq UltraScale+ RFSoC系列開始發(fā)貨，全面加速5G無線、有線Remote-PHY及其它應用

All Programmable技術(shù)和器件的全球領先企業(yè)賽靈思公司(Xilinx）今天宣布其Zynq UltraScale+ RFSoC系列開始發(fā)貨，該系列是通過一個突破性的架構(gòu)將RF信號鏈集成在一個單芯片SoC中，致力于加速5G無線、有線Remote-PHY及其它應用的實現(xiàn)?；?6nm UltraScale+ MPSoC架構(gòu)的All Programmable RFSoC在單芯片上集成 RF 數(shù)據(jù)轉(zhuǎn)換器，可將系統(tǒng)功耗和封裝尺寸減少最高達 50%-70%，而且其軟判決前向糾錯(SD-FEC)內(nèi)核可滿足5G和DOCSIS 3.1標準要求。隨著芯片樣片向多家客戶發(fā)貨，Zynq UltraScale+ RFSoC系列早期試用計劃現(xiàn)已啟動。

用于RF信號鏈的片上系統(tǒng)

Zynq RFSoC將RF數(shù)據(jù)轉(zhuǎn)換器、SD-FEC內(nèi)核以及高性能16nm UltraScale+可編程邏輯和ARM®多處理系統(tǒng)完美集成在一起打造出了一個全面的模數(shù)信號鏈。射頻-數(shù)字信號調(diào)節(jié)與處理通常分派給不同的獨立子系統(tǒng)中，但Zynq UltraScale+ RFSoC將模擬、數(shù)字和嵌入式軟件設計集成到單個單芯片器件上，實現(xiàn)了高度的系統(tǒng)穩(wěn)健性。該系列器件具有如下特性：

· 8個4GSPS 或16個2GSPS12位ADC

· 8-16個6.4GSPS 14位DAC

· SD-FEC內(nèi)核、LDPC和Turbo編解碼器完美集成在一起，可滿足5G和DOCSIS3.1標準要求

· ARM處理子系統(tǒng)，采用四核Cortex-A53和雙核Cortex-R5

· 16nm UltraScale+可編程邏輯配有集成Nx100G內(nèi)核

· 多達930,000個邏輯單元和超過4,200個DSP Slice

ZynqRFSoC系列支持的應用包括massive-MIMO的遠端射頻單元、毫米波移動回程、5G 基帶、固定無線訪問、有線Remote-PHY節(jié)點、測試測量、衛(wèi)星通信等高性能RF應用。

5G無線

Zynq UltraScale+ RFSoC器件能為下一代無線基礎架構(gòu)提供帶寬密集型系統(tǒng)。如果沒有系統(tǒng)級的突破，5倍帶寬、100倍用戶數(shù)據(jù)速率、1000倍網(wǎng)絡容量等在內(nèi)的5G要求均無法實現(xiàn)。Zynq UltraScale+ RFSoC集成了分立式RF數(shù)據(jù)轉(zhuǎn)換器和信號鏈優(yōu)化技術(shù)，這樣Massive-MIMO的遠端射頻單元、無線回程和固定無線訪問不僅可實現(xiàn)高信道密度，而且還能將功耗和封裝尺寸減小50%-75%。在5G基帶應用中，多個集成SD-FEC內(nèi)核相對于軟核實現(xiàn)方案而言，可將系統(tǒng)吞吐量提升10-20倍，并可滿足嚴格的功耗和散熱要求。

有線Remote-PHY

同樣，在下一代有線寬帶服務領域，ZynqRFSoC也實現(xiàn)了封裝尺寸、能效和硬件靈活性的完美組合，可支持Remote-PHY系統(tǒng)。分布式訪問架構(gòu)推動DOCSIS 3.x PHY功能從集中頭端設備轉(zhuǎn)移到靠近消費者的Remote-PHY節(jié)點。通過用無所不在的以太網(wǎng)傳輸取代低效的模擬光傳輸，網(wǎng)絡的容量、規(guī)模和性能得到了大幅提升。通過RF集成和支持LDPC FEC的信號鏈，RFSoC能確保靈活的R-PHY部署，從而可滿足DOCSIS3.1更高的頻譜效率要求。

供貨情況

Zynq UltraScale+ RFSoC器件樣片現(xiàn)已發(fā)貨。支持Zynq UltraScale+ RFSoC器件的Vivado®設計套件早期試用計劃現(xiàn)已啟動。對Zynq UltraScale+ RFSoC早期試用計劃感興趣的客戶可聯(lián)系您所在地的賽靈思代表。