45納米技術(shù)研究取得突破 解決閘極漏電問題？

一種用于CMOS晶體管的高k電介質(zhì)工藝有望使國(guó)際半導(dǎo)體路線圖駛上高速公路，它可以在直至10納米的節(jié)點(diǎn)上消除閘極漏電問題。閘極漏電流過大引起的過熱，是半導(dǎo)體節(jié)點(diǎn)突破45納米所面臨的頭號(hào)障礙。據(jù)美國(guó)Clemson大學(xué)的研究人員，現(xiàn)在，漏電流只有原來(lái)100萬(wàn)分之一的工藝，可能使產(chǎn)業(yè)快速轉(zhuǎn)向先進(jìn)節(jié)點(diǎn)。 

原子層沉積的快速熱制程（RTP）得到0.39納米的等效氧化物厚度(EOT)，漏電流只有10-12A/cm2。 

“這種工藝很強(qiáng)壯，而且能夠?yàn)槠溟_發(fā)出制造設(shè)備，沒有任何根本性障礙。象其他所有的人一樣，我們正在利用標(biāo)準(zhǔn)CVD工藝和同樣的前驅(qū)體?！?nbsp;Clemson大學(xué)硅納米電子學(xué)中心主任Rajendra Singh表示?！安煌幵谟谖覀兘?jīng)過優(yōu)化的工藝化學(xué)和我們使用了不同種類的能源——這是我們專利所覆蓋的范圍。” 

由于45納米及更先進(jìn)節(jié)點(diǎn)需要降低氧化層厚度，產(chǎn)業(yè)已開始采用高k電介質(zhì)。例如，Clemson大學(xué)的鉿閘極氧化層高k電介質(zhì)的厚度為2.4納米，但與傳統(tǒng)的二氧化硅相比，其EOT是0.39納米。 

半導(dǎo)體路線圖要求在65納米節(jié)點(diǎn)采用高k電介質(zhì)，但多數(shù)制造商，包括英特爾在內(nèi)，在到45納米節(jié)點(diǎn)之前都沒有采用高k電介質(zhì)。原因是制造商必須解決流經(jīng)電介質(zhì)的閘極漏電流較高的問題，其絕緣性能不如二氧化硅。 

Clemson大學(xué)取得的成果表明，這種高k電介質(zhì)是正確的選擇，應(yīng)該能夠幫助半導(dǎo)體產(chǎn)業(yè)走向10納米節(jié)點(diǎn)。 

“它對(duì)硅IC制造產(chǎn)業(yè)有重大影響，” Singh表示。“半導(dǎo)體制造商目前在爭(zhēng)論，是否值得投資向更大的450毫米晶圓方向前進(jìn)，但利用我們的發(fā)明可以消除幾個(gè)工藝步驟，從而導(dǎo)致在先進(jìn)的節(jié)點(diǎn)上的總體成本下降?！?nbsp;