IBM：元器件標(biāo)度將小于11nm

半導(dǎo)體制造技術(shù)相關(guān)國際會(huì)議“IEDM2009”開幕的前一天2009年12月6日，舉行了兩場(chǎng)簡(jiǎn)短講座（ShortCourse）。一場(chǎng)以半導(dǎo)體細(xì)微化《ScalingChallenges：DeviceArchitectures，NewMaterials，andProcessTechnologies》為焦點(diǎn)，另一場(chǎng)以低功耗化《LowPower/LowEnergyCircuits：FromDevicetoSystemAspects》為中心。

在關(guān)于微細(xì)化的講座中，美國IBMResearchDivision的GhavamG。Shahidi以《DeviceArchitecture：UltimatePlanarCMOSLimitandSub-32nmDeviceOptions》為題發(fā)表了演講。他預(yù)測(cè)，元器件的標(biāo)度（Scaling）“今后將為15nm、11nm，甚至更小”。同時(shí)還指出，肩負(fù)這一任務(wù)的還是硅，也就是說“硅本身可以標(biāo)度到11nm以下”。不過，為此“需要大幅改變現(xiàn)有元件的架構(gòu)。必須全面導(dǎo)入完全空乏型晶體管。具體指需要采用FinFET、ETSOI（極薄SOI）以及納米線”（G。Shahidi）。從電力密度的觀點(diǎn)來看，屆時(shí)硅晶體管電壓“有可能穩(wěn)定在0。6V前后”（G。Shahidi）。并且，G。Shahidi還表示，為了實(shí)現(xiàn)超過硅發(fā)展趨勢(shì)的頻率以及更低的功耗，還有采用更高遷移率底板的方法。

G。Shahidi預(yù)測(cè)，到15nm和11nm工藝后，“元器件性能不會(huì)因細(xì)微化而大幅提高”。這是相比于32nm和22nm等工藝的結(jié)果。在15nm和11nm工藝中，“通過推進(jìn)晶體管的柵極長度、寬度和電壓標(biāo)度，每代工藝工作時(shí)的能耗都會(huì)降低”（G。Shahidi）。

G。Shahidi稱，每枚半導(dǎo)體芯片的元件數(shù)量在今后10年內(nèi)將會(huì)急劇增大?！熬邆?00億～1000億個(gè)元件的芯片問世已為期不遠(yuǎn)”（G。Shahidi）。