聯(lián)華電子與賽普拉斯宣布65nm SONOS工藝

聯(lián)華電子與賽普拉斯半導(dǎo)體(Cypress)日前共同宣佈，雙方已採(cǎi)用新的65奈米SONOS (Silicon Oxide Nitride Oxide Silicon，硅-氧-氮化硅-氧-硅)快閃記憶體技術(shù)，成功產(chǎn)出了有效硅晶片(working silicon)。聯(lián)華電子將採(cǎi)用此新製程為Cypress生產(chǎn)次世代PSoC® 可編程系統(tǒng)單晶片，以及nvSRAM和其他產(chǎn)品。此外，聯(lián)華電子也將在Cypress授權(quán)協(xié)議下，將此技術(shù)提供給其他公司使用。
此一嶄新的S65TM製程，係採(cǎi)用65奈米SONOS嵌入式NVM (nonvolatile memory，非揮發(fā)性記憶體)技術(shù)，此製程現(xiàn)已順利與聯(lián)華電子標(biāo)準(zhǔn)LL65製程整合。凡是採(cǎi)用LL65製程的晶片設(shè)計(jì)，不論是現(xiàn)有或新的設(shè)計(jì)，現(xiàn)都可輕易地加入嵌入式快閃記憶體，享有快速產(chǎn)品上市時(shí)間，低開(kāi)發(fā)成本，且?guī)缀醪粫?huì)對(duì)其他硅智財(cái)?shù)脑O(shè)計(jì)產(chǎn)生干擾等優(yōu)點(diǎn)。S65製程的主要優(yōu)勢(shì)包含了高耐力，低功耗，及抵抗記憶體因?yàn)橛钪嫔渚€而發(fā)生軟錯(cuò)誤的錯(cuò)誤率（SER，Soft Error Rate）。相較于其他嵌入式快閃記憶體技術(shù)需要外加7-12層光罩，此技術(shù)僅需要在標(biāo)準(zhǔn)CMOS製程之外，額外加上三層光罩即可。S65製程同時(shí)可提供客戶高良率與低測(cè)試成本。就Cypress產(chǎn)品而言，和採(cǎi)用現(xiàn)有0.13微米S8TM製程生產(chǎn)相比，此一新製程預(yù)期將可減少75%的陣列尺寸，并且減少一半的功耗。
“我們非常高興能與晶圓專(zhuān)工製造業(yè)的領(lǐng)導(dǎo)者攜手，共同推動(dòng)了此尖端技術(shù)的上市，” Cypress全球製造與營(yíng)運(yùn)執(zhí)行副總Shahin Sharifzadeh表示，“Cypress十分期待于產(chǎn)品群內(nèi)，加入採(cǎi)用S65TM製程所生產(chǎn)的高效能新產(chǎn)品。同時(shí)也將與聯(lián)華電子并肩努力，將此技術(shù)授權(quán)給聯(lián)華電子廣大的全球客戶群使用。”
“身為以客戶需求為導(dǎo)向的晶圓專(zhuān)工廠商，聯(lián)華電子不斷致力于為客戶推出更精進(jìn)的製程選擇”，聯(lián)華電子資深副總顏博文表示，“今日嵌入式NVM已成為諸多晶片設(shè)計(jì)的主要特性。為此，聯(lián)華電子提供了一個(gè)極富價(jià)值的技術(shù)解決方桉，透過(guò)成功地整合S65TM與LL65製程，藉此滿足客戶的需求。我們期望將採(cǎi)用此製程技術(shù)的Cypress與其他客戶產(chǎn)品，儘快帶入量產(chǎn)。”
聯(lián)華電子S65TM製程預(yù)計(jì)于今年度第三季上市。