賽靈思Vivado設(shè)計(jì)套件內(nèi)建自動(dòng)化關(guān)鍵功能

賽靈思(Xilinx)發(fā)布Vivado Design Suite 2013.3版本，提供全新的UltraFast設(shè)計(jì)方法、加強(qiáng)型隨插即用矽智財(cái)(IP)的配置、整合與驗(yàn)證功能，以及局部重新配置(Partial Reconfiguration)功能。Vivado設(shè)計(jì)套件與賽靈思的All Programmable元件進(jìn)行協(xié)同最佳化，是可編程業(yè)界一款系統(tǒng)單晶片(SoC)加強(qiáng)型設(shè)計(jì)套件，能夠解決系統(tǒng)級(jí)整合、建置與執(zhí)行的生產(chǎn)力瓶頸。

為加速設(shè)計(jì)周期并提高其可預(yù)測(cè)性，Vivado Design Suite 2013.3版本包含UltraFast設(shè)計(jì)方法內(nèi)建的自動(dòng)化關(guān)鍵功能，其中設(shè)計(jì)規(guī)則檢查(DRC)可在整個(gè)設(shè)計(jì)周期中為工程師引導(dǎo)設(shè)計(jì)作業(yè)，并有硬體描述語言及規(guī)范樣式，帶來最佳品質(zhì)的設(shè)計(jì)結(jié)果。

Vivado Design Suite 2013.3版本透過加強(qiáng)IP整合讓套件更簡(jiǎn)單易用，并提供超過兩百三十個(gè)LogiCORE和SmartCORE IP核心。這次版本升級(jí)可讓設(shè)計(jì)和賽靈思的IP都可做到整個(gè)系統(tǒng)的協(xié)同最佳化。例如設(shè)計(jì)人員現(xiàn)在可以在他們整個(gè)設(shè)計(jì)中與Ethernet MAC或PCIe等互聯(lián)IP分享時(shí)脈資源。IP的升級(jí)也可以針對(duì)IP內(nèi)的收發(fā)器除錯(cuò)連結(jié)埠(Debug Port)進(jìn)行簡(jiǎn)易的高層次存取。在Vivado邏輯分析器加入全新功能后，設(shè)計(jì)人員則可對(duì)運(yùn)行中的AXI系統(tǒng)進(jìn)行完整的讀取與寫入作業(yè)；更可以進(jìn)行硬體除錯(cuò)，運(yùn)用先進(jìn)的觸發(fā)功能偵測(cè)和擷取復(fù)雜的事件。