Altera展示基于Intel 14nm三柵極工藝的FPGA技術(shù)

Altera公司日前展示了基于Intel 14 nm三柵極工藝的FPGA技術(shù)。基于14 nm的FPGA測(cè)試芯片采用了關(guān)鍵知識(shí)產(chǎn)權(quán)(IP)組件——收發(fā)器、混合信號(hào)IP以及數(shù)字邏輯，這些組件用在Stratix 10 FPGA和SoC中。Altera與Intel合作開發(fā)了業(yè)界第一款基于FPGA的器件，采用了Intel世界級(jí)工藝技術(shù)以及Altera業(yè)界領(lǐng)先的可編程邏輯技術(shù)。

Altera公司研發(fā)資深副總裁Brad Howe評(píng)論說：“今天的新聞為Altera以及我們的客戶樹立了重要里程碑。通過在14 nm三柵極硅片上測(cè)試FPGA的關(guān)鍵組成，我們?cè)谠O(shè)計(jì)早期便能夠驗(yàn)證器件性能，極大的加速了我們14 nm產(chǎn)品的推出?！?/p>

Altera有非常全面的測(cè)試芯片計(jì)劃，降低了所有下一代產(chǎn)品首次發(fā)布的風(fēng)險(xiǎn)，這包括在產(chǎn)品最終投片之前，使用創(chuàng)新的過程改進(jìn)和電路設(shè)計(jì)方法驗(yàn)證Altera IP的工作情況。使用多個(gè)14-nm器件，Altera在高速收發(fā)器電路、數(shù)字邏輯和硬核IP模塊上不斷獲得好結(jié)果，這些模塊都將用在Stratix 10 FPGA和SoC中。

相對(duì)于FinFET技術(shù)，Intel的第二代14 nm三柵極工藝切實(shí)減小了管芯。結(jié)果，Altera下一代FPGA和SoC的性能、功耗、密度和成本優(yōu)勢(shì)是前所未有的。

Intel定制代工線副總裁兼總經(jīng)理Sunit Rikhi評(píng)論說：“Altera和Intel自從2013年宣布建立代工線合作關(guān)系以來，共同實(shí)現(xiàn)了很多重要的里程碑，今天的發(fā)布也是我們與Altera合作的另一標(biāo)志性事件。使用我們的14 nm三柵極工藝成功展示Altera FPGA技術(shù)的功能，實(shí)際證明了Altera團(tuán)隊(duì)與我們代工線團(tuán)隊(duì)出色的工作?！?/p>

Stratix 10 FPGA和SoC采用了Intel的14 nm三柵極工藝以及增強(qiáng)高性能內(nèi)核架構(gòu)，助力實(shí)現(xiàn)通信、軍事、廣播以及計(jì)算和存儲(chǔ)市場(chǎng)等領(lǐng)域最先進(jìn)、最高性能的應(yīng)用，而且大幅度降低了系統(tǒng)功耗，這些應(yīng)用包括通信、軍事、廣播以及計(jì)算和存儲(chǔ)市場(chǎng)等領(lǐng)域。Stratix 10 FPGA和SoC的內(nèi)核性能是目前高端FPGA的兩倍，其業(yè)界第一款千兆赫級(jí)FPGA的內(nèi)核性能高達(dá)1 GHz。對(duì)于功耗預(yù)算非常嚴(yán)格的高性能系統(tǒng)，Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實(shí)現(xiàn)了業(yè)界最高水平的集成度，包括：

● 密度最高的單片器件，有四百多萬個(gè)邏輯單元(LE)。

● 單精度、硬核浮點(diǎn)DSP性能優(yōu)于10 TeraFLOP

● 串行收發(fā)器帶寬比前一代FPGA高4倍，包括了28-Gbps背板收發(fā)器，以及56 Gbps收發(fā)器通路。

● 第三代高性能、四核64位ARM Cortex-A53處理器系統(tǒng)

● 多管芯解決方案，在一個(gè)封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件