全球半導(dǎo)體技術(shù)發(fā)展路線圖
掃描二維碼
隨時隨地手機(jī)看文章
一、半導(dǎo)體產(chǎn)業(yè)生態(tài)環(huán)境
半導(dǎo)體產(chǎn)業(yè)誕生于上世紀(jì)70年代,當(dāng)時主要受兩大因素驅(qū)動:一是為計算機(jī)行業(yè)提供更符合成本效益的存儲器;二是為滿足企業(yè)開發(fā)具備特定功能的新產(chǎn)品而快速生產(chǎn)的專用集成電路。
到了80年代,系統(tǒng)規(guī)范牢牢地掌握在系統(tǒng)集成商手中。存儲器件每3年更新一次半導(dǎo)體技術(shù),并隨即被邏輯器件制造商采用。
在90年代,邏輯器件集成電路制造商加速引進(jìn)新技術(shù),以每2年一代的速度更新,緊跟在內(nèi)存廠商之后。技術(shù)進(jìn)步和產(chǎn)品性能增強(qiáng)之間不尋常的強(qiáng)相關(guān)性,使得相當(dāng)一部分系統(tǒng)性能和利潤的控制權(quán)轉(zhuǎn)至集成電路(IC)制造商中。他們利用這種力量的新平衡,使整個半導(dǎo)體行業(yè)收入在此期間年均增速達(dá)到17%。
21世紀(jì)的前十年,半導(dǎo)體行業(yè)全新的生態(tài)環(huán)境已經(jīng)形成:
一是每2年更新一代的半導(dǎo)體技術(shù),導(dǎo)致集成電路和數(shù)以百萬計的晶體管得以高效率、低成本地生產(chǎn),從而在一個芯片上或同一封裝中,可以以較低的成本整合極為復(fù)雜的系統(tǒng)。此外,封裝技術(shù)的進(jìn)步使得我們可以在同一封裝中放置多個芯片。這類器件被定義為系統(tǒng)級芯片(systemonchip,SOC)和系統(tǒng)級封裝(systeminpackage,SIP)。
二是集成電路晶圓代工商能夠重新以非常有吸引力的成本提供“新一代專用集成電路”,這催生出一個非常有利可圖的行業(yè)——集成電路設(shè)計。
三是集成電路高端設(shè)備的進(jìn)步帶動了相鄰技術(shù)領(lǐng)域的發(fā)展,大大降低了平板顯示器、微機(jī)電系統(tǒng)傳感器、無線電設(shè)備和無源器件等設(shè)備的成本。在此條件下,系統(tǒng)集成商再次控制了系統(tǒng)設(shè)計和產(chǎn)品集成。
四是互聯(lián)網(wǎng)應(yīng)用和移動智能終端的崛起,帶動了光纖電纜的廣泛部署和多種無線技術(shù)的發(fā)展,實現(xiàn)前所未有的全球移動互聯(lián)。這個生態(tài)系統(tǒng)創(chuàng)造了“物聯(lián)網(wǎng)”這一新興的市場,而創(chuàng)新的產(chǎn)品制造商、電信公司、數(shù)據(jù)和信息分銷商以及內(nèi)容提供商正在爭奪該市場的主導(dǎo)權(quán)。
半導(dǎo)體是上述所有應(yīng)用的基石,所有的創(chuàng)新離不開半導(dǎo)體產(chǎn)業(yè)的支持。
二、全球半導(dǎo)體技術(shù)發(fā)展路線
上世紀(jì)60年代后期,硅柵自對準(zhǔn)工藝的發(fā)明奠定了半導(dǎo)體規(guī)格的根基。摩爾1965年提出的晶體管每兩年一次的更新?lián)Q代的“摩爾定律”,以及丹納德1975年提出的“丹納德定律”,促進(jìn)了半導(dǎo)體產(chǎn)業(yè)的成長,一直到21世紀(jì)初,這是傳統(tǒng)幾何尺寸的按比例縮?。–lassicalGeometricallyDrivenScaling)時代。進(jìn)入等效按比例縮小(EquivalentScaling)時代的基礎(chǔ)是應(yīng)變硅、高介電金屬閘極、多柵晶體管、化合物半導(dǎo)體等技術(shù),這些技術(shù)的實現(xiàn)支持了過去十年半導(dǎo)體產(chǎn)業(yè)的發(fā)展,并將持續(xù)支持未來產(chǎn)業(yè)的發(fā)展。
(一)器件
信息處理技術(shù)正在推動半導(dǎo)體產(chǎn)業(yè)進(jìn)入更寬廣的應(yīng)用領(lǐng)域,器件成本和性能將繼續(xù)與互補金屬氧化物半導(dǎo)體(ComplementaryMetal-Oxide-SemiconductorTransistor,CMOS)的維度和功能擴(kuò)展密切相關(guān)。
應(yīng)變硅、高介電金屬閘極、多柵晶體管現(xiàn)已廣泛應(yīng)用于集成電路的制造,進(jìn)一步提升器件性能的重點將在III-V族元素材料和鍺。與硅器件相比,這些材料將使器件具有更高的遷移率。為了利用完善的硅平臺的優(yōu)勢,預(yù)計新的高遷移率材料將在硅基質(zhì)上外延附生。
2DScaling最終將在2013國際半導(dǎo)體技術(shù)路線圖(ITRS)期間達(dá)到其基本限制,無論是邏輯器件還是存儲器件正在探索如何使用垂直維度(3D)。3D設(shè)備架構(gòu)和低功率器件的結(jié)合將開啟“3D能耗規(guī)模化(PowerScaling)”時代,單位面積上晶體管數(shù)量的增加將最終通過多層堆疊晶體管來實現(xiàn)。
遺憾的是,互連方面沒有新的突破,因為尚無可行的材料具有比銅更低的電阻率。然而,處理碳納米管、石墨烯組合物等無邊包裹材料(edgelesswrappedmaterials)方面的進(jìn)展為“彈道導(dǎo)體”(ballisticconductor)的發(fā)展提供基礎(chǔ)保障,這可能將在未來十年內(nèi)出現(xiàn)。
多芯片的三維封裝對于減少互聯(lián)電阻提供了可能的途徑,主要是通過增加導(dǎo)線截面(垂直)和減少每個互連路徑的長度。
然而,CMOS或目前正在研究的等效裝置(equivalentdevice)的橫向維度擴(kuò)展最終將達(dá)到極限。未來半導(dǎo)體產(chǎn)品新機(jī)會在于:一是通過新技術(shù)的異構(gòu)集成,擴(kuò)展CMOS平臺的功能;二是開發(fā)支持新一代信息處理范式的設(shè)備。