21ic訊 日前，德州儀器 (TI) 宣布推出兩款支持數(shù)據(jù)轉換器 JEDEC JESD204B 串行接口標準的器件，其中 ADS42JB69 是業(yè)界首款采用 JESD204B 接口、支持 250 MSPS 最高速度的雙通道 16 位模數(shù)轉換器 (ADC)， LMK04828是業(yè)界最高性能的時鐘抖動清除器，也是首款支持 JESD204B 時鐘的器件。二者相結合，可為高速系統(tǒng)實現(xiàn)卓越的系統(tǒng)級性能。針對需要傳統(tǒng)并行接口的設計，TI還推出了業(yè)界最快速度并支持 LVDS 接口的 250 MSPS 雙通道 16 位 ADC ADS42LB69。
ic" width="500" height="400" />
JESD204B 是業(yè)界標準串行通信鏈路，可簡化數(shù)據(jù)轉換器同 FPGA、DSP 以及 ASIC 等其它器件之間的數(shù)字數(shù)據(jù)接口。該標準可減少器件之間的布局布線由，從而大幅降低無線通信、測量測試以及國防航空等應用的輸入/輸出與板級空間需求。
ADS42JB69 可最大限度提高系統(tǒng)設計靈活性，是唯一一款整合所有 3 種 JESD204B 子類(0、1 與 2)的 16 位 ADC，可實現(xiàn)數(shù)據(jù)轉換器之間的多器件同步。ADS42JB69 還支持面向確定性時延的最新 JESD204B 標準，無論是否使用外部定時信號，均可實現(xiàn)固定傳輸延遲。該器件還與現(xiàn)有 JESD204A 標準兼容。
ADS42JB69 與 ADS42LB69 的主要特性與優(yōu)勢
· 可最大限度提高接收器靈敏度的最高動態(tài)性能：在 170 MHz 中頻 (IF) 下，兩款 ADC 不但可提供 89 dBc比競爭產(chǎn)品高9 dB 的無雜散動態(tài)范圍 (SFDR) 性能，還支持不含諧波失真 2(HD2) 與 HD3 的 100 dBc SFDR、高達 74.9 相對滿量程分貝數(shù) (dBFS) 的信噪比 (SNR)以及 100 dB 的通道隔離;
· 支持三個數(shù)字接口選擇的最高設計靈活性：
o 支持 JESD204B 接口的 ADS42JB69 可將數(shù)據(jù)接口通道數(shù)從 17 個銳減至 5 個，從而顯著縮減板級空間，并降低設計復雜性;
o ADS42LB69 通過 17 通道雙倍數(shù)據(jù)速率 (DDR) 低電壓差分信號 (LVDS) 或 10 通道四倍數(shù)據(jù)速率 LVDS 支持傳統(tǒng)并行接口設計。
· 簡單的模擬輸入接口：支持可編程滿量程范圍的高阻抗模擬輸入緩沖器不但可簡化輸入濾波器設計與驅動器電路，同時還可提高性能一致性和整個模擬輸入頻率范圍內(nèi)器件間的可重復性;
· 最低功耗：ADS42JB69 每通道功耗 775 mW，ADS42LB69 每通道功耗740 mW;
· 引腳兼容系列以確保設計高靈活性：最新 ADC 是一個產(chǎn)品系列的組成部分，該系列包括引腳兼容的高性能 14 位選項。在 170 MHz IF 下，雙通道 14 位 250-MSPS ADS42JB49 (JESD204B) 和 ADS42LB49 (LVDS) 可提供 89 dBc 的 SFDR 性能以及高達 73.4 dBFS 的 SNR 性能;
16 位 ADS42JB69 與 LMK04828 相結合，可為系統(tǒng)設計人員提供一種即可使 JESD204B 串行接口符合更少材料清單 (BOM) 成本要求，又能確保無與倫比高性能的便捷途徑。LMK04828 不但支持超低抖動及相位噪聲，同時還可生成實現(xiàn)多器件同步所需的 JESD204B 子類 1 系統(tǒng)定時參考信號 (SYSREF)。
LMK04828 的主要特性與優(yōu)勢
· 最高性能：245.76 MHz 下，可使用低噪聲壓控晶體振蕩器模塊實現(xiàn)不足 100fs 的 RMS 抖動(10 kHz 至 20 MHz);
· 性能及功能集成的獨特組合：可降低時鐘架構的復雜性，同時還可提供能夠最大限度提高系統(tǒng)性能、減少系統(tǒng)組件數(shù)并降低材料清單 (BOM) 成本的選項;
· 生成 JESD204B 子類 1 SYSREF：高速時鐘與 JESD204B SYSREF 伴侶信號配對，可實現(xiàn)多達 7 個子系統(tǒng) JESD204B 組件的定時同步;
· 更高的靈活性：
o 工作頻率為 2.5 GHz 或 2.9 GHz 的雙壓控振蕩器內(nèi)核可提供 7 對可編程時鐘輸出，能夠設置為 LVDS、低電壓正射極耦合邏輯 (LVPECL) 或高擺幅差分信號 (HSDS) 輸出格式，從而可實現(xiàn)最高的靈活性;
o 輸出對可配置為器件時鐘和 SYSREF 或者兩個器件時鐘來實施更多高速時鐘，充分滿足系統(tǒng)需求;
o 數(shù)字延遲、模擬延遲以及零延遲等可編程特性支持各種時鐘需求與架構。
工具與支持
以下評估板 (EVM) 可用于加速采用最新 16 位及 14 位 250 MSPS ADC 的開發(fā)：
· 支持 JESD204B 接口的 16 位 ADS42JB69SEK 與 14 位 ADS42JB49SEK;
· 支持 LVDS 接口的 16 位 ADS42LB69EVM 與 14 位 ADS42LB49EVM;
EVM 不但可連接 TSW1400EVM 高速數(shù)據(jù)采集與模式生成平臺實現(xiàn)數(shù)據(jù)分析，而且還可連接 Altera 與 Xilinx 的 FPGA 開發(fā)平臺。此外，ADS42LB69 與 ADS42LB49 的 IBIS 模型還可用來驗證電路板信號完整性需求。
LMK04828EVM 評估板現(xiàn)已開始提供。時鐘設計工具與 CodeLoader 軟件可實現(xiàn)定時解決方案的產(chǎn)品選擇、設計與仿真。
TI E2E社區(qū)的高速數(shù)據(jù)轉換器與時鐘及定時器論壇可為工程師提供支持，工程師可向 TI 專家咨詢問題。
供貨情況與封裝
采用 9 毫米 × 9 毫米 QFN 封裝的 16 位 ADS42JB69 (JESD204B) 及 ADS42LB69 (LVDS) 與 14 位 ADS42JB49 (JESD204B) 及 ADS42LB49 (LVDS) 均已開始提供樣片。ADS42JB69 與 ADS42LB69 以及 ADS42JB49 與 ADS42LB49 將于 2013 年第 3 季度投入量產(chǎn)。
采用 9 毫米 × 9 毫米 QFN 封裝的 LMK04828 現(xiàn)已開始提供樣片，并將于 2013 年第 1 季度供貨。對于需要 VCO(工作頻率在 1.9 GHz 或 2.5 GHz 下)的系統(tǒng)，LMK04826 將于 2013 年第 1 季度早期時候提供樣片，并將于該季度末投入量產(chǎn)。
下載文檔
