Avago 推出采用65nmCMOS工藝的17Gbps SerDes

時間：2007-08-30 14:55:00

關(guān)鍵字： AVAGO GBPS SERDES CMOS工藝

手機看文章

掃描二維碼
隨時隨地手機看文章

[導(dǎo)讀]Avago Technologies(安華高科技)今日宣布，已經(jīng)在65納米(nm) CMOS工藝技術(shù)上取得17 Gbps SerDes(串行/解串)的高性能輸出。

Avago Technologies(安華高科技)今日宣布，已經(jīng)在65納米(nm) CMOS工藝技術(shù)上取得17 Gbps SerDes(串行/解串)的高性能輸出。持續(xù)其在嵌入式SerDes技術(shù)的領(lǐng)導(dǎo)地位，Avago最新一代的工藝技術(shù)能夠節(jié)省高達(dá)25%的功耗和空間。擁有接近4,500萬通道數(shù)的SerDes總出貨量，Avago在提供可靠高性能知識產(chǎn)權(quán)(IP)上擁有輝煌穩(wěn)定的紀(jì)錄，現(xiàn)在更以65 nm工藝上經(jīng)驗證的17 Gbps SerDes性能將ASIC設(shè)計極限推升到更高層次。

Avago SerDes內(nèi)核的模塊化架構(gòu)和多重速率處理能力具有相當(dāng)好的延展性，同時高靈活度的電源管理選擇也為系統(tǒng)制造商帶來高達(dá)40%的功耗節(jié)省，相當(dāng)適合以太網(wǎng)交換器/路由器以及存儲交換應(yīng)用。這項嵌入式SerDes技術(shù)可以支持各種廣泛的標(biāo)準(zhǔn)，例如PCI-Express、光纖通道(1GFC - 16GFC)、CX-4、XAUI/ CEI-6G、XFI以及802.3ap等，同時也適合芯片間互連以及背板式架構(gòu)應(yīng)用。Avago的ASIC技術(shù)同時也提供有內(nèi)置BERT，帶來通道比特錯誤率的優(yōu)化，而片上高速監(jiān)測范圍更可以讓系統(tǒng)設(shè)計人員在時域上查看芯片內(nèi)部所接收的信號。

「Avago領(lǐng)先市場推出高性能SerDes IP的能力再一次展現(xiàn)在17 Gbps內(nèi)核的推出上，」Avago科技ASIC產(chǎn)品事業(yè)部副總裁James Stewart表示，「通過65 nm硅芯片經(jīng)實際驗證的性能表現(xiàn)，我們已經(jīng)取得了滿足先進(jìn)企業(yè)用戶越來越高密度和速度需求的良好戰(zhàn)略地位。」

Avago在系統(tǒng)層級架構(gòu)的定義初期就已經(jīng)為產(chǎn)品加入了各種測試功能，同時也考慮到線路制造測試、功能測試、系統(tǒng)通電和糾錯以及現(xiàn)場診斷等多種功能，取得能夠以更快速度將高可靠性高帶寬網(wǎng)絡(luò)和存儲系統(tǒng)投放市場的成果。