當(dāng)前位置:首頁 > EDA > 電子設(shè)計自動化
Actel公司宣布其Libero集成設(shè)計環(huán)境 (IDE) 增添重要的嶄新功能。全新Libero 6.3軟件提供安全的設(shè)計流程 — 從綜合直至實施 — 以便將Actel的CoreMP7 (業(yè)界首個軟ARM7系列處理器) 集成到Actel的單芯片非揮發(fā)性現(xiàn)場可編程門陣列 (FPGA) 中。隨著這個軟件的推出,Actel以其業(yè)界領(lǐng)先的SmartTime靜態(tài)時序分析環(huán)境為基礎(chǔ),提供強(qiáng)化的最小延遲支持,并以獨特的方式實現(xiàn)高速FPGA的精確時間保持特性。這款強(qiáng)化的軟件還可自動實現(xiàn)I/O電壓分配任務(wù),并支持Actel的新型RTAX4000S器件 — 業(yè)界太空應(yīng)用中最高密度的FPGA。

Libero 6.3提供先進(jìn)的塊級方法,讓設(shè)計人員圍繞CoreMP7聚集IP,并以可預(yù)測的時序和驗證操作,將其映射在Actel的ProASIC3/E FPGA結(jié)構(gòu)中。Libero 6.3緊密集成了來自Magma Design Automation、Mentor Graphics和Synplicity的業(yè)界領(lǐng)先的第三方工具,使到集成了CoreMP7的設(shè)計可實現(xiàn)無縫的綜合、驗證和物理綜合。Synplicity和Magma Design Automation的綜合和物理綜合工具中均有先進(jìn)的黑盒子支持功能,能夠?qū)崿F(xiàn)安全的設(shè)計流程,而Actel專有的工具則提供現(xiàn)代化的加密技術(shù),保護(hù)具價值的ARM7 IP免遭非法存取。Actel的工具還提供所需的時序分析和布局功能,以簡化和加速采用CoreMP7的系統(tǒng)設(shè)計。

與以SRAM為基礎(chǔ)的器件不同,Actel難以侵入的Flash架構(gòu)和功能強(qiáng)大的加密技術(shù)能保護(hù)ARM7和用戶IP免受反向工程或盜竊的問題影響,有助于保護(hù)公司的競爭優(yōu)勢及開發(fā)投資。Libero 6.3為Actel器件提供獨特的端對端安全流程,容許首個以ARM處理器為基礎(chǔ)的技術(shù)能在可編程邏輯上作為軟IP內(nèi)核實施。結(jié)果,設(shè)計人員能夠為各種以價值為基礎(chǔ)的消費電子、工業(yè)、汽車和高可靠性應(yīng)用等,構(gòu)建別具成本經(jīng)濟(jì)的解決方案。

Libero 6.3提供增強(qiáng)的時序和布局功能,能促進(jìn)更佳的設(shè)計實施和提高設(shè)計人員效率。Actel領(lǐng)先業(yè)界的SmartTime時序分析環(huán)境現(xiàn)具有“強(qiáng)化的最小延遲” (Enhanced_Min_Delay, EMD) 功能,這個全面的工序首次將精確的保持時間分析功能引進(jìn)于FPGA設(shè)計領(lǐng)域中。EMD能省去實現(xiàn)最小延遲的過度保守操作,以改進(jìn)系統(tǒng)設(shè)計的時序收斂。這種顯著的性能提升以獨特方式為SmartTime用戶帶來優(yōu)勢,通過更全面的方法來驗證內(nèi)部和芯片至芯片級別的設(shè)置和保持時序。

Libero 6.3還采用先進(jìn)的匹配算法,自動進(jìn)行I/O電壓分配,緩解以處理器為基礎(chǔ)復(fù)雜設(shè)計的耗時工序,來優(yōu)化I/O配置。這種新的I/O庫分配器在布局過程中,可以自動將VCCI電壓和VREF引腳分配至合適的未獲分配的I/O中。將這種先前以人手完成的過程自動化,可以簡化FPGA設(shè)計,尤其是包含多達(dá)80個不同種類I/O的復(fù)雜器件。

此外,Libero 6.3還提供所需的工具,針對采用Actel全新RTAX4000S器件的新一代高可靠性太空設(shè)計進(jìn)行定標(biāo)、布局和驗證操作。RTAX4000S具有400萬個系統(tǒng)門,是業(yè)界最高密度的耐輻射FPGA。

Actel的Libero 6.3 IDE集成了來自EDA伙伴最卓越先進(jìn)的設(shè)計工具,包括Magma、Mentor Graphics、SynaptiCAD和Synplicity等各大EDA公司,以及由Actel定制開發(fā)的工具,集成至單一FPGA開發(fā)套裝中。Libero工具套裝支持混合模式設(shè)計輸入,讓設(shè)計人員可選擇在設(shè)計中將高級VHDL或Verilog HDL語言模塊與原理圖模塊混合起來。

Actel Libero 6.3 IDE現(xiàn)有用于Windows和Unix平臺的Platium (白金) 版本,以及用於Windows的免費Gold (金) 版本。所有版本均提供一年期可更新的使用權(quán)證。
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉