Cadence 與 SMIC 聯(lián)合發(fā)布低功耗28納米數(shù)字設(shè)計參考流程

楷登電子(美國 Cadence 公司，NASDAQ: CDNS)與中芯國際(SMIC)公司今天宣布共同發(fā)布28納米參考設(shè)計流程，該參考設(shè)計集成了Cadence數(shù)字產(chǎn)品和低功耗設(shè)計的全系列工具和方案。(PPA)指標(biāo)的設(shè)計，同時幫助開發(fā)團隊提高芯片設(shè)計的工作效率，該參考設(shè)計流程是SMIC在28nm工藝上的基于IEEE1801低功耗設(shè)計和驗證標(biāo)準(zhǔn)的RTL-to-Signoff流程。使系統(tǒng)芯片(SoC)開發(fā)人員能夠交付達到最佳功耗、性能和面積縮短上市時間，以滿足計算機、消費電子、網(wǎng)絡(luò)及無線產(chǎn)品市場對系統(tǒng)越來越苛刻的需求。

Cadence工具提供了從RTL-to-Signoff全流程的綜合技術(shù)支持：

· 關(guān)于Innovus™ 設(shè)計實現(xiàn)系統(tǒng)：下一代物理設(shè)計實現(xiàn)解決方案基于大規(guī)模并行架構(gòu)，使SoC開發(fā)人員能夠在加速上市時間的同時交付最佳功耗、性能和面積(PPA)指標(biāo)的的設(shè)計。同時，Innovus提供了在28納米工藝上的關(guān)鍵技術(shù)，支持平面布局規(guī)劃、布局布線，具備完善整合的顏色/Pin腳存取/變異性感知的時序收斂、時鐘樹和功耗最優(yōu)化。

· Tempus™時序簽收工具：一款完整的時序分析工具，基于大規(guī)模并行處理架構(gòu)和物理感知時序優(yōu)化，幫助客戶顯著減少了時序簽收收斂與分析的時間，同時提供硅-精確性時序和信號完整性分析，以確保在芯片投片后的運行。

· Voltus™ IC電源完整性解決方案：全芯片、模塊級電源簽收工具，提供精確、快速和高容量的分析和優(yōu)化技術(shù)，使開發(fā)者能夠糾錯、驗證和修正芯片電源消耗、IR壓降、具備晶體管級的電遷移和電流電阻壓降分析技術(shù)(EMIR)，加速IC電源簽收和整體設(shè)計時序收斂。

· Voltus™-Fi定制型電源完整性解決方案：SPICE級精度、晶體管級工具，用以分析和簽收模擬、存儲器和定制化數(shù)字IP模塊，在協(xié)助運行Voltus IC 電源完整性解決方案進行SoC電源簽收時，為晶體管級模塊產(chǎn)生高精度的IP層級電源網(wǎng)格模型。

· Conformal® 低功耗驗證解決方案：為設(shè)計低功耗設(shè)計意圖的定義和驗證提供解決方案，提供全芯片驗證的低功耗設(shè)計

· Genus™綜合解決方案：下一代RTL綜合和物理綜合引擎，顯著的改善了RTL開發(fā)者的效率難題，可將綜合運轉(zhuǎn)時間提升5倍，并且線性擴展至1千萬單元規(guī)模。

· Quantus™ QRC萃取方案：下一代寄生參數(shù)提取工具，經(jīng)過量產(chǎn)認(rèn)證并可提供更快的單角和多角萃取的運行時間，以及晶圓代工廠黃金數(shù)據(jù)的最佳精度。

· Cadence物理驗證系統(tǒng)(PVS)：該解決方案支持全芯片和in-design簽收。PVS與Virtuoso® Custom IC平臺、Innovus設(shè)計實現(xiàn)系統(tǒng)和Quantus QRC萃取方案緊密結(jié)合在一起，將顯著減少迭代次數(shù)并以最短的時間進行投片。

· Cadence CMP Predictor: 使用基于模型的方法精確的預(yù)測多層厚度和制造工藝變異的不確定性，使用高度精確的、基于模型的方法查找潛在熱點區(qū)域。

· Cadence®光刻物理分析器(LPA): 在很短的時間內(nèi)檢測出由傳統(tǒng)DRC檢查遺漏的可制造性問題，從而滿足基于OPC和光刻模擬的解決方案的要求。它能快速準(zhǔn)確地證明系統(tǒng)可制造性變化，幫助設(shè)計師在物理實施階段提高成品率。

“我們與 Cadence 密切合作開發(fā)參考流程，幫助我們的客戶加快其差異化的低功耗、高性能芯片的設(shè)計，”中芯國際設(shè)計服務(wù)中心資深副總裁湯天申博士表示，“Cadence創(chuàng)新的數(shù)字實現(xiàn)工具與中芯國際28納米工藝的緊密結(jié)合，能夠幫助設(shè)計團隊將28納米設(shè)計達到更低的功耗以及更快的量產(chǎn)化。”

“Cadence 與 SMIC 的合作將幫助我們共同的客戶更快的應(yīng)用Cadence數(shù)字實現(xiàn)和Signoff工具的先進套件，達到最佳的功耗和設(shè)計收斂的快速路徑，” Cadence公司資深副總裁、數(shù)字與簽核及系統(tǒng)驗證事業(yè)群總經(jīng)理Anirudh Devgan博士表示，“經(jīng)過優(yōu)化的設(shè)計流程，將幫助開發(fā)者更好的應(yīng)用這些創(chuàng)新技術(shù)，以達到SMIC 28納米工藝上的最佳PPA。”