瑞薩 發(fā)布最新濾波器電路技術

瑞薩科技（Renesas Technology Corp.）近日宣布，公司目前已經(jīng)開發(fā)出了最新的濾波器電路技術,可實現(xiàn)在支持多種無線系統(tǒng)的多模通信RF收發(fā)IC上,集成小電路面積及低功耗的離散時間濾波器。

此次瑞薩新發(fā)布的濾波器電路技術是一種有助于減少離散時間濾波器使用電容器數(shù)量的電路技術，與以前的技術相比，可節(jié)約大約一半的電容器。采用這些技術的130 nm（納米）CMOS工藝的試驗制造表明，新的技術可以實現(xiàn)全球最低水平的電路面積和功耗，在1.5 V電源電壓條件下，濾波器核心電路面積僅為1.8 mm2，而電流消耗僅為11 mA。同時，新的技術已經(jīng)獲得證實，還可以實現(xiàn)GSM、W-CDMA和無線LAN（局域網(wǎng)）通信系統(tǒng)所需的抑制特性。

新開發(fā)的濾波器電路技術的特性可概括如下：

（1）    電路配置技術可以減少大約一半數(shù)目的電容器。
離散時間濾波器可有效地消除干擾波，并避免下一級A/D（模擬/數(shù)字）轉(zhuǎn)換器產(chǎn)生的環(huán)回信號（混疊）效應，還可以省去許多必需和執(zhí)行運算的，由開關連接電容器元件組成的開關電容濾波器(SCF)電路。這些離散時間濾波器處理模擬信號的計算電路由延遲元件構(gòu)成，通過一個電容器和累加器MOS開關組成的延遲元件來實現(xiàn)信號的延遲。

傳統(tǒng)上，計算電路是采用串聯(lián)方式連接，并利用加減的方法執(zhí)行信號處理。不過，這種電路配置要求大量的電容器，并且成為妨礙減小電路面積的因素。以下提出的電路配置方法可以減少延遲元件數(shù)量，同時保持相同的計算功能,從而解決這個問題：
a.計算電路配置及相關延遲單元排列的特殊設計；
b. 增加加法器從而減少延遲元件和系數(shù)元件的數(shù)目。

新濾波器電路技術設計的電路是兩層計算電路，可以保證每層的尺寸很小。利用這種方法，可以減少延遲元件數(shù)量，濾波器即使使用大約一半數(shù)量的電容器仍然可以實現(xiàn)以前的傳輸特性，并使電路面積大幅減少。

（2）    研發(fā)出不會引起電路特征性能下降的理想的電容器單元。
電容器延遲元件是由基本電容器單元配置構(gòu)成的。電容器單元小型化可以減小電路面積和功耗，但是小型電容器單元的使用會引起電路特性下降。因此，針對特性下降，特別是考慮到布線和寄生電容的影響，就應建立理想電容器單元模型來進行研究，研究的主要內(nèi)容如下：

a.由于寄生電容產(chǎn)生的電荷重新分布引起的信號損失；
當一個開關接通且電路導通開始時，電容器上積累的電荷開始分布并移動到下一級電容器。如果寄生電容在這時出現(xiàn)，下一級電容器的電壓就要比原來的電壓更低，因而產(chǎn)生信號成分損失。

b.由寄生電容產(chǎn)生的未知濾波傳輸特性所造成的衰減量下降。
當寄生電容值或電容器單元變化，會導致未知濾波傳輸發(fā)生變化，從而引起電壓變化和衰減量下降。

通過a和b數(shù)字模型量化分析,對可獲得必需濾波傳輸特性的優(yōu)化的最小電容器單元進行研究，之后，對試驗電路進行評估，確認性能沒有下降。