CPLD在三相PFC矩陣變換器中的應(yīng)用

    圖1示出三相PFC矩陣變換器電路拓?fù)洹Ｔ摼仃囎儞Q器的開(kāi)關(guān)是由兩個(gè)背靠背的IGBT組成的。這樣組成的開(kāi)關(guān)可對(duì)正負(fù)兩個(gè)方向的電壓和正反兩個(gè)方向的電流進(jìn)行導(dǎo)通和截止,因此該開(kāi)關(guān)具有四象限功能[1]。每個(gè)H橋的對(duì)角線上兩個(gè)雙向開(kāi)關(guān)互補(bǔ)通斷,就可將等伏秒面積的雙極性電壓脈沖通過(guò)高頻變壓器傳遞給次級(jí)輸出。每一開(kāi)關(guān)的導(dǎo)通寬度均由模擬調(diào)壓板通過(guò)對(duì)交流電壓前饋uphase、輸出電壓反饋uout及初級(jí)電流取樣值ipri作為輸入,再由模擬調(diào)壓板中的PFC專用芯片UC3854BN運(yùn)算得到。CPLD板綜合DSP板,模擬調(diào)壓板的輸入,發(fā)出6路脈寬調(diào)制波驅(qū)動(dòng)6只雙向開(kāi)關(guān)VQ1～VQ6。圖2示出控制系統(tǒng)框圖。

    3 CPLD形成脈沖分配

    3．1 CPLD介紹

    XC95108型CPLD具有2500個(gè)邏輯門,108個(gè)I／O口,5V供電電壓[2],抗干擾能力優(yōu)于3．3V芯片,最大通過(guò)頻率為125MHz。Project Navigator可編程邏輯開(kāi)發(fā)軟件提供了一種獨(dú)立于硬件結(jié)構(gòu)的設(shè)計(jì)環(huán)境,它使應(yīng)用Xilinx型CPLD的設(shè)計(jì)者能夠高效地進(jìn)行設(shè)計(jì)、仿真和器件編程。設(shè)計(jì)輸入的方式有原理圖方式、VHDL語(yǔ)言編程、Verilog語(yǔ)言編程等。Verilog和C語(yǔ)言很相似,可在無(wú)需了解太多硬件描述語(yǔ)言的情況下快速上手。進(jìn)入數(shù)字邏輯時(shí)序設(shè)計(jì)階段,該系統(tǒng)就是采用這一軟件工具作為輸入方式的。

    3．2 死區(qū)的生成

    如圖1所示,VQ2,VQ4,VQ6或VQ1,VQ3,VO5的任意兩個(gè)開(kāi)關(guān)同時(shí)開(kāi)通都會(huì)造成輸入短路,有必要在硬件中加入死區(qū)。圖3示出CPLD發(fā)出的3路驅(qū)動(dòng)電壓脈沖信號(hào)ugVQ1,ugVQ2,ugVQ6的實(shí)驗(yàn)波形?？梢?jiàn),驅(qū)動(dòng)VQ4,VQ6兩只需要切換的開(kāi)關(guān)脈沖死區(qū)時(shí)間為1μs,時(shí)基由10MHz的晶振送入移位寄存器得到。此外。任意一只開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)的防直通處理均依照下式產(chǎn)生, 

   
 
    圖3 CPLD發(fā)出的三路驅(qū)動(dòng)波形 [!--empirenews.page--]

    3．3 6路驅(qū)動(dòng)脈沖的生成

    R,W,B三相交流電壓瞬時(shí)值滿足：

    Umsinωt+Umsin(ωt+120°)+Umsin(ωt+240°)=0 (2)

    脈沖寬度遵循的原則是每一相脈沖寬度與其相電壓的瞬時(shí)值成比例。由式(2)推導(dǎo)為：

    │UR│=│UW│+│UB│ (3)

    不失一般性,假定這一時(shí)刻,三相相電壓的絕對(duì)值│UR│最大,只要占空比滿足：dR=dW+dB (4)就可實(shí)現(xiàn)每一相電流對(duì)相電壓的跟隨,達(dá)到三相功率因數(shù)校的正目的。其中,各相橋臂上下管的工作脈寬可由下獲得,即模擬調(diào)壓板中的UC3854BN運(yùn)算后將脈沖送入CPLD的3個(gè)I／O口,即R,W,B三相調(diào)制信號(hào),CPLD將這3個(gè)信號(hào)分配為6路兩兩互補(bǔ)的40μs開(kāi)關(guān)周期及占空比小于50％的驅(qū)動(dòng)脈沖。圖4示出ModelSim下6路驅(qū)動(dòng)電壓脈沖信號(hào)ugVQ1-ugVQ6的仿真結(jié)果?？梢?jiàn),同一橋臂的上下兩管兩兩互補(bǔ),同時(shí)也可滿足式(4)。

    4 實(shí)驗(yàn)結(jié)果及分析

    基于上述控制策略進(jìn)行了數(shù)字控制器的硬件設(shè)計(jì),其CPLD輸出的6路互補(bǔ)脈沖信號(hào)實(shí)測(cè)結(jié)果見(jiàn)圖3。由圖可見(jiàn),此時(shí)ugVQ1的相電壓絕對(duì)值取得最大;ugVQ4次之;ugVQ6最小。比較圖4和圖3可見(jiàn),實(shí)測(cè)波形與仿真波形完全一致,實(shí)現(xiàn)了1μs死區(qū)的設(shè)定和式(4)的約束條件。但值得注意的是,圖4下方的6路PWM在同一橋臂的上下兩管是互補(bǔ)出現(xiàn)的,實(shí)現(xiàn)了變壓器的一、三象限運(yùn)行,即第1類工作狀態(tài)[3]。圖3中的3路實(shí)測(cè)波形反映的是CPLD發(fā)出的對(duì)應(yīng)于圖1中VQ1,VQ4,VQ6的3只功率開(kāi)關(guān)的驅(qū)動(dòng)電壓信號(hào),作用于VQ1,VQ4,VQ6后可傳遞給高頻變壓器一個(gè)周期的有效占空比,下一周期的脈沖與之互補(bǔ),以相反的極性磁化變壓器,使之在兩個(gè)象限輪換工作。

    圖5a示出輸出功率為1．2kW時(shí)主功率變壓器初級(jí)電壓up的實(shí)測(cè)波形。電壓平頂部分是圖3中VQ1和VQ4共同作用的結(jié)果;電壓凹臺(tái)部分是VQ1和VQ6共同作用的結(jié)果。由圖可知,CPLD實(shí)現(xiàn)了驅(qū)動(dòng)脈沖按三相PFC和輸出穩(wěn)壓雙重條件下的解耦。6只雙向功率開(kāi)關(guān)在其作用下將電網(wǎng)能量通過(guò)變壓器傳遞至輸出。圖5b示出負(fù)載的輸出功率加至3．5kW時(shí),R,W兩相相電壓uR,uW和W相相電流iw的實(shí)測(cè)波形。比較其可見(jiàn),iW是平滑的正弦波,對(duì)uR,uW實(shí)現(xiàn)了很好的跟隨,從而達(dá)到了PFC的目的。

    5 結(jié)束語(yǔ)

    CPLD實(shí)時(shí)性好,邏輯時(shí)序嚴(yán)格。應(yīng)用在復(fù)雜的三相功率因數(shù)校正矩陣變換器中,可方便地實(shí)現(xiàn)6只雙向開(kāi)關(guān)的步調(diào)一致。將經(jīng)過(guò)功率因數(shù)校正算法和電壓、電流PI調(diào)節(jié)后產(chǎn)生的脈寬調(diào)制波分配給圖1所示的6只雙向功率開(kāi)關(guān),將電網(wǎng)的能量等伏秒面積傳遞到次級(jí),實(shí)現(xiàn)了單級(jí)的功率變換。