最新全能數(shù)控電源IC—ADP1043A(三)

摘要：隨著數(shù)字技術(shù)的發(fā)展和成熟，電源產(chǎn)品更多地向數(shù)字化方向發(fā)展。采用數(shù)字技術(shù)可減小電源高頻諧波干擾和非線性失真，同時(shí)便于CPU數(shù)字化控制。文中重點(diǎn)介紹了ADP1043A的功能、原理及具體應(yīng)用細(xì)節(jié)。ADP1043A的創(chuàng)新架構(gòu)能支持多種拓?fù)浣Y(jié)構(gòu)，其圖形化的操作界面、豐富的監(jiān)控和管理功能，非常方便技術(shù)人員操作，也改變了以往對(duì)數(shù)字電源的認(rèn)識(shí)。
關(guān)鍵詞：ADP1043A；EEPROM；OrFET控制；同步整流(上接第6期)

2．16 OrFET控制
    柵控制信號(hào)驅(qū)動(dòng)外部的OrFET。OrFET的柵控用從另外一個(gè)電源浮動(dòng)入本電源的來(lái)，這可以確保功率電流僅從電源輸出端給出且為插線模式。OrFET電路僅在ADP1043A接到低邊檢測(cè)電阻時(shí)才使用，OrFET電路對(duì)高邊電流檢測(cè)時(shí)沒有用處。
    GATE端為一個(gè)漏極開路的N溝MOSFET。推薦外部使用2．2kΩ上控電阻，其輸出通常為高，以保持OrFET關(guān)斷，當(dāng)啟動(dòng)電路實(shí)現(xiàn)以后，GATE輸出拉底，允許OrFET導(dǎo)通。OrFET導(dǎo)通和關(guān)斷閾值可以獨(dú)立調(diào)節(jié)，GATE輸出是CMOS電平(0～3．3V)，需要一個(gè)外部驅(qū)動(dòng)器來(lái)開關(guān)該MOSFET。
OnMOSFET可以用三種方法關(guān)斷：故障標(biāo)志、快速OrFET控制電路、精確的OrFET控制電路。
    快速OrFET控制有反向電壓跨越CS2+和CS2-用一個(gè)模擬比較器執(zhí)行，如圖10所示。如果CS2+和CS2-之間的電壓差大于快速OrFET的閾值，調(diào)節(jié)寄存器0*30，OrFET即可關(guān)斷。

    精確的OrFET控制還是用跨越CS2+和CS2-的反轉(zhuǎn)電壓去禁止OrFET。如果CS2+和CS2-之間的電壓差大于OmV，則OrFET也被禁止，精確的OrFET電路可以更精確，但要比快速的OrFET電流慢。OrFET導(dǎo)通電路要有VS1和VS2之間的電壓差，當(dāng)從VS1到VS2的正向壓降大于OrFET使能閾值時(shí)，則OrFET使能。OrFET的使能閾值可以設(shè)置到正常輸出電壓的-0．5％、0％、1％或者2％。[!--empirenews.page--]
2．17 輕載模式工作
    PSU1增大電壓從12～12．1V，PSU1和PSU2兩個(gè)都是CCM，所以PSU1遠(yuǎn)處電流和PSU2漏入電流連續(xù)的。在PSU2 10ms以后，精確的控制OrFET關(guān)斷，以防止電流折返，注意OrFET電壓在傳輸期間是堅(jiān)固的，因?yàn)镻SU1和PSU2為連續(xù)電流模式(CCM)。
2．18 VDD
    當(dāng)VDD電壓加上時(shí)。在調(diào)節(jié)電源的功能部分之前，確切的時(shí)間消逝了。當(dāng)VDD上升到啟動(dòng)點(diǎn)以上，UVLO電平之中，它以大約20μs去給VCORE令其達(dá)到2．5V工作點(diǎn)電壓。EPROM目錄隨后下載到寄存器，下載需要25μs。在EEPROM下載后，ADP1043A準(zhǔn)備工作，如果ADP1043A調(diào)節(jié)到啟動(dòng)電壓，則軟啟動(dòng)的諧波開始。
2．19 VDD／VCORE OVLO
    ADP1043A加入過壓保護(hù)(OVP)，在VDD或 VCORE電壓上升起過OVLO閾值時(shí)，響應(yīng)會(huì)被調(diào)節(jié)。該電路設(shè)置可以被忽略，但推薦用戶不要調(diào)節(jié)OVP電路。
2．20 P．G信號(hào)
    ADP1043A有兩個(gè)P．G．信號(hào)。電源PGOOD1和故障標(biāo)識(shí)，在以下條件下可以設(shè)置：CS1快過OCP，CS1精準(zhǔn)OCP，CS2精準(zhǔn)OCP，UVP本地OVP或負(fù)載OVP。
    PGOOD2和故障標(biāo)識(shí)，在任何標(biāo)識(shí)下都可以設(shè)置，即：電源OrFET，CS1，過速OCP，CS1精準(zhǔn)OCP，CS2精準(zhǔn)OCP，電壓連續(xù)UVP，精準(zhǔn)OrFET禁止，ACSNS外部標(biāo)識(shí)VCORE OV，本地OVP，負(fù)載OVP，OTP，CRC以及EEPROM求鎖定。
    PGOOD2端還可以用作中斷端，注意主控制器標(biāo)識(shí)設(shè)置，PGOOD1和PGOOD2的極性，為有效的低電平。
2．21 軟啟動(dòng)
    附加的濾波器用于軟啟動(dòng)中，在軟啟動(dòng)結(jié)束后濾波器被禁止，電壓環(huán)數(shù)字濾波器被用上。
    (1)軟啟動(dòng)中的故障條件
    (2)軟啟動(dòng)時(shí)，如果CS1快速OCP故障條件出現(xiàn)，即進(jìn)入軟啟動(dòng)復(fù)位程序，ADP1043A開始另一個(gè)軟啟動(dòng)進(jìn)程，還有其他故障標(biāo)識(shí)，此時(shí)都不去控制。
    (3)軟啟動(dòng)過程
    1)PSON信號(hào)在t0時(shí)使能，ADP1043A檢查內(nèi)部起始標(biāo)識(shí)OK，這些標(biāo)識(shí)包括VDD OK，GND OK。
    2)在軟啟動(dòng)之前，ADP1043A等待時(shí)段t1，t1長(zhǎng)度在寄存器0*2C中設(shè)置。
    3)軟啟動(dòng)開始，上斜電源電壓于t2開始時(shí)。
    4)ADP1043A保持OrFET柵信號(hào)關(guān)斷，OrFET電壓差增加(VS1-VS2)，也是因OrFET體二極管導(dǎo)通。當(dāng)電壓差達(dá)到OrFET使能閾值時(shí)，OrFET柵信號(hào)在t3時(shí)使能。ADP1043A開始從VS3代替VS1調(diào)節(jié)電壓。
    5)在電源電壓增加到VS1，UVP欠壓限制點(diǎn)以上時(shí)，結(jié)束t4時(shí)段，UVP標(biāo)識(shí)復(fù)位。
    6)在UVP標(biāo)識(shí)復(fù)位，所有其他PGOOD1故障條件OK時(shí)，則PGOOD1信號(hào)使能之前，保持如時(shí)段。t5時(shí)段長(zhǎng)短由寄存器0*2D調(diào)節(jié)。
2．22 均流功能
    ADP1043A支持兩個(gè)電源并聯(lián)均流，而且數(shù)字式均流，但是推薦使用模擬式均流，因它提供更好的性能，數(shù)字均流要負(fù)載線>15mΩ，以防止兩電源間的振溢，模擬均流電路還沒有發(fā)出。
    使用寄存器0*29，Bit3可以調(diào)節(jié)ADP1043A用CS1電流信息或CS2電流信息作為均流信息。
    (1)模擬均流
    ADPl043A支持模擬均流，從CS1或CS2檢測(cè)的電流，到達(dá)電流輸出檢測(cè)的ADC處，信流正比于此單元達(dá)到負(fù)載的電流。過濾此數(shù)字信流。使用一個(gè)外部RC濾波器，電流信息變成模擬電壓，這意味著此模擬電壓正比于此送出的電流，這個(gè)電壓與均衡總線比較，如果此元件供出的電流不足，則一個(gè)誤差信號(hào)加到VS3反饋點(diǎn)。這個(gè)信號(hào)會(huì)彼此元件增加輸出電壓加大電流供應(yīng)。
    (2)數(shù)字均流
     數(shù)字均流總線原理很像傳統(tǒng)的模擬總線均流，不同點(diǎn)在于均流總線上的電壓取代電流，進(jìn)入數(shù)字世界。
     ADP1043A輸出一個(gè)數(shù)字在均流總線上，此數(shù)字是電源供出電流的函數(shù)，電源用最大電流控制總線(主線)，供出較少電流的電源為(從線)，在下一個(gè)周期，從線增加電流輸出條件(提高VOUT)。此周期仍為從線，直到它給出更大的電流時(shí)，即成為主線，但總在調(diào)節(jié)公差之內(nèi)，如圖11所示。

    數(shù)字均流總線是基于單一導(dǎo)線通信總線原理，即時(shí)鐘和數(shù)控信號(hào)含在一起。[!--empirenews.page--]
    當(dāng)兩個(gè)或更多的ADP1043A接入時(shí)，它們將同步其均流總線的時(shí)段，這個(gè)同步功能是由通訊框的起始定出的性能。如果ADP1043A熱插拔式進(jìn)入數(shù)字總線，直到下一個(gè)通訊框才開始，一個(gè)新的ADP1043A，監(jiān)視均流總線，直到停止位，此時(shí)均流框結(jié)束，然后與其他ADP1043A在下一位開始同步。如圖12所示。

    此位的長(zhǎng)度固定在10μs，邏輯1定義到高到低的此位開始的傳輸。由低到高的傳輸在tBIT的25％處為低到高。
    總線在高時(shí)tBIT的整個(gè)周期內(nèi)是理想的(其他總線的激活都是非法的)。Glitches到tglitch時(shí)(200ns)，不予考慮。
    數(shù)字代表著電流信息有八位長(zhǎng)度。ADP1043A用八位MSBS作CS1和CS2的讀出器。用此讀出作為數(shù)字。當(dāng)讀出均流總線在任何處都給出相符的時(shí)段到CS1，CS2的電流讀出點(diǎn)。
    (3)數(shù)字均衡總線等效電路
    每個(gè)電源比較數(shù)字作為輸出能力的供電到總線的數(shù)字。
    1)Round1
    在Round1，每個(gè)電源第一次位于MSB總線處，如果電源檢測(cè)出其SMB為相同的值，它繼續(xù)到Round2，如果檢出值低于總線值，它就是從屬電源。
    當(dāng)電源變成從屬者，它停止與均衡總線通訊，因?yàn)橹浪皇侵鲗?dǎo)者，然后它增加其輸出電壓供出更多的電流。
    如果兩個(gè)單元有相同的MSB，它們由于繼續(xù)Round2，因?yàn)樗鼈兌疾皇侵鲗?dǎo)者。
    2)Round2
    在Round2，所有電源仍與總線上的MSB通訊，如果電源檢測(cè)出其MSB少于總線值，這就意味著，此電源必須成為從屬，并停止與總線通訊。
    3)Round3到Round8
    同樣工作重復(fù)進(jìn)行，直到8個(gè)Round允許電源比較其數(shù)字，以此方法決定每個(gè)單元的主或從。
2．23 數(shù)字均衡總線結(jié)構(gòu)
    數(shù)字均流總線可以有各種結(jié)構(gòu)．均衡總線環(huán)路由寄存器0*29調(diào)節(jié)，讓從屬接近主導(dǎo)電源電流，可選擇調(diào)節(jié)寄存器0*2A，初級(jí)測(cè)或次級(jí)測(cè)都能用電流均衡信號(hào)編程寄存器0*29。
    負(fù)載線可以在PSU3之間，此時(shí)用數(shù)字均流總線，在遙檢電壓點(diǎn)和負(fù)載之間的最小阻抗15mΩ。
(未完待續(xù))