正確理解時(shí)鐘器件的抖動(dòng)性能

摘要

在選擇時(shí)鐘器件時(shí)，抖動(dòng)指標(biāo)是最重要的關(guān)鍵參數(shù)之一。但不同的時(shí)鐘器件，對(duì)抖動(dòng)的描述不盡相同，如不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器有附加抖動(dòng)指標(biāo)要求，而帶鎖相環(huán)實(shí)現(xiàn)零延時(shí)的時(shí)鐘驅(qū)動(dòng)器則有周期抖動(dòng)和周期間抖動(dòng)指。同時(shí)，不同廠家對(duì)相關(guān)時(shí)鐘器件的抖動(dòng)指標(biāo)定義條件也不一樣，如在時(shí)鐘合成器條件下測試，還是在抖動(dòng)濾除條件下測試等。

為了正確理解時(shí)鐘相關(guān)器件的抖動(dòng)指標(biāo)規(guī)格，同時(shí)選擇抖動(dòng)性能適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案，本文詳細(xì)介紹了如何理解兩種類型時(shí)鐘驅(qū)動(dòng)器的抖動(dòng)參數(shù)，以及從鎖相環(huán)輸出噪聲特性理解時(shí)鐘器件作為合成器、抖動(dòng)濾除功能時(shí)的噪聲特性。

1、概述

隨著半導(dǎo)體工藝速度和集成度的提高，以及模擬集成電路設(shè)計(jì)能力的提升，鎖相環(huán)芯片的產(chǎn)品形態(tài)越來越豐富，大大提升了系統(tǒng)時(shí)鐘方案設(shè)計(jì)的靈活性，同時(shí)降低了系統(tǒng)時(shí)鐘方案總成本。目前，鎖相環(huán)集成芯片已被廣泛應(yīng)用于無線通信、數(shù)據(jù)網(wǎng)絡(luò)、消費(fèi)電子、醫(yī)療設(shè)備和安防監(jiān)控等領(lǐng)域，可以實(shí)現(xiàn)通信網(wǎng)定時(shí)同步、時(shí)鐘產(chǎn)生、時(shí)鐘恢復(fù)和抖動(dòng)濾除、頻率合成和轉(zhuǎn)換、時(shí)鐘分發(fā)和驅(qū)動(dòng)等功能。

面對(duì)時(shí)鐘器件供應(yīng)商提供的種類繁多的芯片，為系統(tǒng)設(shè)計(jì)選擇滿足性能規(guī)格，同時(shí)總體方案成本又具有競爭力的時(shí)鐘電路，是電路設(shè)計(jì)者面臨的一個(gè)難題。由于時(shí)鐘器件的關(guān)鍵指標(biāo)是抖動(dòng)規(guī)格，高性能的抖動(dòng)指標(biāo)往往價(jià)格也要高很多，本文從分析時(shí)鐘器件的抖動(dòng)規(guī)格入手，詳細(xì)介紹了如何正確地理解在時(shí)鐘芯片器件手冊(cè)里該指標(biāo)的含義。基于抖動(dòng)指標(biāo)，介紹了德州儀器（TI）所提供的一系列時(shí)鐘器件及其抖動(dòng)性能，幫助電路設(shè)計(jì)者選擇最適合自己的時(shí)鐘方案。

2、時(shí)鐘抖動(dòng)和鎖相環(huán)噪聲模型

對(duì)時(shí)鐘器件而言，抖動(dòng)和鎖相環(huán)是兩個(gè)最基本的概念。

2.1、抖動(dòng)

如圖1 所示，時(shí)鐘抖動(dòng)可分為三種抖動(dòng)類型：時(shí)間間隔誤差TIE（Time Interval Error）、周期抖動(dòng)PJ（Period Jitter）和相鄰周期間抖動(dòng)CCJ（Cycle to Cycle Jitter）。周期抖動(dòng)是多個(gè)周期內(nèi)對(duì)時(shí)鐘周期的變化進(jìn)行統(tǒng)計(jì)與測量的結(jié)果，相鄰周期間抖動(dòng)是時(shí)鐘相鄰周期的周期差值進(jìn)行統(tǒng)計(jì)與測量的結(jié)果，由于這兩種抖動(dòng)是單個(gè)周期或相鄰周期的偏差，表征的是短期抖動(dòng)行為。時(shí)間間隔誤差又稱為相位抖動(dòng)（Phase Jitter），是指信號(hào)在電平轉(zhuǎn)換時(shí)，其邊沿與理想時(shí)間位置的偏移量，通常表征的是長期抖動(dòng)行為。

圖1 抖動(dòng)定義

從時(shí)鐘抖動(dòng)的來源分析，可以把抖動(dòng)歸納為兩大類：確定性抖動(dòng)和隨機(jī)性抖動(dòng)。確定性抖動(dòng)是由可識(shí)別的各種干擾信號(hào)造成的，如EMI 輻射、電源噪聲、同步切換噪聲等等，這種抖動(dòng)幅度是有邊界的，而且可以通過電路設(shè)計(jì)優(yōu)化把干擾源消除或大幅降低，一般是不直接描述時(shí)鐘器件的抖動(dòng)性能。隨機(jī)抖動(dòng)是不能預(yù)測的噪聲源，如熱噪聲（也稱為Johnson 噪聲或散粒噪聲），以及半導(dǎo)體加工工藝的局限性等。由于隨機(jī)噪聲是由多種不相關(guān)噪聲源疊加的， 根據(jù)統(tǒng)計(jì)理論可以用高斯分布來描述其特性，由此可以得到下面兩種對(duì)隨機(jī)抖動(dòng)幅度的表征：

均值（RMS）抖動(dòng)，即高斯分布一階標(biāo)準(zhǔn)偏差值?。一般采用在規(guī)定的濾波器帶寬內(nèi)的RMS 抖動(dòng)，如光通信領(lǐng)域常用的積分帶寬是（12KHz ~ 20MHz）。峰峰值（Peak-to-peak）抖動(dòng)，即高斯正態(tài)曲線上最小測量值到最大測量值之間的差值。根據(jù)數(shù)據(jù)系統(tǒng)誤碼率要求的不同，最小和最大值的取值是不一樣的，如誤碼率為時(shí)，峰峰值約等于14 倍的標(biāo)準(zhǔn)偏差值，即為。

2.2、相位噪聲

相位噪聲是對(duì)時(shí)鐘信號(hào)噪聲特性的頻域表征方式，表征時(shí)鐘信號(hào)頻率的穩(wěn)定度，是指偏離載波頻率（f-fc）處1Hz 帶寬內(nèi)噪聲功率與載波信號(hào)總功率的比值，符號(hào)為L(f)，單位為dBc/Hz。圖2 是一個(gè)時(shí)鐘信號(hào)的頻譜特性，如果單頻信號(hào)非常穩(wěn)定的話，從頻譜上看其邊帶會(huì)隨著遠(yuǎn)離主頻的位置逐漸降低，在偏離載波（f-fc）處，相位噪聲約等于載波頻率處曲線的高度與f 處曲線的高度之差，即圖中L（f-fc）

圖2 相位噪聲定義

2.3、均值抖動(dòng)和相位噪聲關(guān)系

通過前面分析，噪聲可以用時(shí)域的相位抖動(dòng)指標(biāo)和頻域的相位噪聲指標(biāo)來表征，但兩者反映了是同一個(gè)物理現(xiàn)象，故均值抖動(dòng)可以通過頻域的相位噪聲曲線計(jì)算獲得，根據(jù)相關(guān)文獻(xiàn)，頻域的相位噪聲與均值抖動(dòng)之間的關(guān)系如下式：

（1）

注：f1 和f2 為抖動(dòng)積分上、下限頻率，f0 為信號(hào)中心頻率。

下面通過一個(gè)具體例子說明頻域的譜密度曲線如何轉(zhuǎn)換為時(shí)域的抖動(dòng)值。

圖3 是某個(gè)鎖相環(huán)時(shí)鐘器件輸出的相位噪聲，載波頻率Vo= 156.25MHz，為計(jì)算方便，把相位噪聲曲線近似為圖中紅色曲線段，AB 和CD 段為常數(shù) dBc/Hz，BC 段20dBc 衰減，冪率近似為 的噪聲類型。

圖3 相位噪聲曲線

按照式子（1）關(guān)于相位噪聲與均值抖動(dòng)間的轉(zhuǎn)換關(guān)系，去積分頻率取值范圍為12KHz ~ 20MHz，則：

AB 段（12KHz ~ 200KHz）的近似等效均值抖動(dòng)

CD 段（2MHz ~ 20MHz）的近似等效均值抖動(dòng)

BC 段（200KHz ~ 2MHz）的近似等效均值抖動(dòng)

總的等效均值抖動(dòng)為：

2.4、鎖相環(huán)噪聲模型

圖4 是典型的鎖相環(huán)輸出噪聲分布特性曲線。在鎖相環(huán)環(huán)路帶寬內(nèi)，主要噪聲成份是參考時(shí)鐘噪聲、分頻器噪聲、PFD 和電荷泵噪聲等；在環(huán)路帶寬外，主要噪聲源來自本地振蕩器VCXO/VCO。

圖4 典型鎖相環(huán)輸出噪聲分布

根據(jù)鎖相環(huán)輸出的噪聲分布特性，對(duì)于基于鎖相環(huán)電路設(shè)計(jì)的高抖動(dòng)性能時(shí)鐘器件，必須正確評(píng)估各部分電路的噪聲特性，合理設(shè)計(jì)鎖相環(huán)環(huán)路帶寬WBW，如設(shè)計(jì)電路使得環(huán)路帶寬WBW 在兩噪聲源相位噪聲交叉點(diǎn)對(duì)應(yīng)的頻率附近，保證此時(shí)環(huán)路輸出的相位噪聲最小，圖5 在輸入?yún)⒖紩r(shí)鐘REF 有較大噪聲條件下，環(huán)路帶寬為~10Hz 鎖相環(huán)輸出噪聲性能，圖6 在參考時(shí)鐘REF 近端噪聲比較干凈，環(huán)路帶寬設(shè)為100KHz 附近時(shí)的輸出噪聲，兩者在對(duì)應(yīng)的應(yīng)用條件下都可以得到較佳的時(shí)鐘抖動(dòng)性能。

圖5 環(huán)路帶寬為~10Hz 鎖相環(huán)輸出噪聲

圖6 環(huán)路帶寬為100KHz 鎖相環(huán)輸出噪聲

3、時(shí)鐘驅(qū)動(dòng)器

時(shí)鐘驅(qū)動(dòng)器主要功能為時(shí)鐘信號(hào)分發(fā)和增強(qiáng)驅(qū)動(dòng)能力，可分為兩大類：不帶鎖相環(huán)的高性能時(shí)鐘驅(qū)動(dòng)器，和帶鎖相環(huán)實(shí)現(xiàn)零延遲等功能的時(shí)鐘驅(qū)動(dòng)器。

3.1、不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器

對(duì)于不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器，表征抖動(dòng)性能通常采用的是附加抖動(dòng)指標(biāo)（即噪聲低噪），如下圖7所示，附加抖動(dòng)被定義為：

圖7 時(shí)鐘驅(qū)動(dòng)器噪聲分布

為了準(zhǔn)確表征驅(qū)動(dòng)器本身引入的抖動(dòng)指標(biāo)，必須要求輸入均值抖動(dòng)小于器件本身的附加抖動(dòng)，如圖8是基于CDCLVC1310 器件的一個(gè)測試?yán)?，從圖中可以看出若輸入信號(hào)為100MHz 時(shí)，在1MHz 偏置頻率驅(qū)動(dòng)器的低噪大概為-157dBc，在（12KHz ~ 20MHz）積分帶寬內(nèi)對(duì)應(yīng)的附加抖動(dòng)指標(biāo)為：

圖8 附加抖動(dòng)測試波形

此外，考慮在實(shí)際應(yīng)用系統(tǒng)中，輸入時(shí)鐘信號(hào)抖動(dòng)性能往往比不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器附加抖動(dòng)差，因此不同廠家采用系統(tǒng)級(jí)附加抖動(dòng)來表征驅(qū)動(dòng)器本身的附加抖動(dòng)，圖9 是一個(gè)例子，驅(qū)動(dòng)器對(duì)輸出時(shí)鐘抖動(dòng)貢獻(xiàn)的系統(tǒng)附加抖動(dòng)為Jrms, add ? 183.762 ?182.12 ? 24.64 fs 。此時(shí)，時(shí)鐘驅(qū)動(dòng)器輸出總抖動(dòng)主要由輸入信號(hào)的抖動(dòng)成分決定，器件本身引入的附加抖動(dòng)非常小，因此器件本身的附加抖動(dòng)（或稱噪聲低噪）往往比系統(tǒng)級(jí)的附加抖動(dòng)大一些，在選擇高性能時(shí)鐘驅(qū)動(dòng)器時(shí)，要注意正確識(shí)別附加抖動(dòng)和系統(tǒng)級(jí)附加抖動(dòng)指標(biāo)。

圖9 系統(tǒng)級(jí)附加抖動(dòng)測試

3.2、零延遲時(shí)鐘驅(qū)動(dòng)器

零延遲時(shí)鐘驅(qū)動(dòng)器主要應(yīng)用在集中定時(shí)并行通信系統(tǒng)或基于CPU 系統(tǒng)的并行總線通信中，如給DDR等供時(shí)鐘，要求輸入和輸出時(shí)鐘的相位同步，采用內(nèi)部集成PLL 的方法實(shí)現(xiàn)零延遲功能，此時(shí)器件輸出的抖動(dòng)性能主要由器件本身決定。對(duì)于此類器件的應(yīng)用場景，必須要滿足并行數(shù)據(jù)通信的建立時(shí)間和保持時(shí)間規(guī)格，因此對(duì)時(shí)鐘驅(qū)動(dòng)器表征抖動(dòng)常用的指標(biāo)是相鄰周期間抖動(dòng)和周期抖動(dòng)，下面是CDCU2A877 器件的抖動(dòng)規(guī)格，其中，考慮DDR 存儲(chǔ)器需要上、下邊沿采樣，故在JEDEC 標(biāo)準(zhǔn)里對(duì)DDR 器件的半周期抖動(dòng)也做了約束。

表1 CDCU2A877 器件手冊(cè)抖動(dòng)規(guī)格

Parameters

Test Conditions

Min

Max

Unit

Cycle to cycle jitter

160MHz - 410MHz

-40

40

PS

Period Jitter

160MHz - 270MHz

-30

30

PS

270MHz - 410MHz

-20

20

PS

Half-period jitter

160MHz - 270MHz

-75

75

PS

270MHz - 410MHz

-50

50

PS

4、鎖相環(huán)時(shí)鐘器件

隨著半導(dǎo)體制造工藝的迅速發(fā)展，模擬半導(dǎo)體行業(yè)演進(jìn)到130nm或65nm 節(jié)點(diǎn)時(shí)，意味模擬器件的集成度可以越來越高。目前，單芯片集成鎖相環(huán)時(shí)鐘IC 芯片，可以實(shí)現(xiàn)多鎖相環(huán)集成、多VCO 集成以及時(shí)鐘分布電路于一體，時(shí)鐘器件種類繁多，同時(shí)有些器件即可作為時(shí)鐘合成器應(yīng)用，也可用作抖動(dòng)濾除功能實(shí)現(xiàn)高性能時(shí)鐘輸出。

4.1、時(shí)鐘合成器（CSU）

也稱為時(shí)鐘倍頻器（CMU），對(duì)輸入信號(hào)進(jìn)行倍頻以產(chǎn)生各種不同頻率的輸出，若參考時(shí)鐘為本地振蕩器或內(nèi)部集成時(shí)，也稱為時(shí)鐘發(fā)生器（Clock Generator）。根據(jù)應(yīng)用場景的不同，目前集成IC 內(nèi)部壓控振蕩器通常采用采用環(huán)形振蕩器和LC 振蕩器。環(huán)形振蕩器的調(diào)諧范圍更寬、功耗更低，而且芯片面交更小等，被大量應(yīng)用在對(duì)集成度要求較高的應(yīng)用場景，而LC 振蕩器具有品質(zhì)因數(shù)Q 值高的優(yōu)勢(shì)，噪聲性能較環(huán)形振蕩器好，被廣泛引用于對(duì)抖動(dòng)指標(biāo)有較高要求的通信、醫(yī)療等領(lǐng)域。

當(dāng)時(shí)鐘器件作為時(shí)鐘合成器應(yīng)用時(shí)，環(huán)路帶寬通常是在100KHz~400KHz 左右，根據(jù)具體應(yīng)用場景，如輸入頻率和輸出頻率不同，環(huán)路帶寬和相位余量可有差異。因此，時(shí)鐘合成器輸出抖動(dòng)主要由參考時(shí)鐘噪聲分布和本地振蕩器的噪聲分布共同決定。作為一顆在消費(fèi)類終端產(chǎn)品應(yīng)用的時(shí)鐘合成器件，CDCE706 的輸出相位噪聲如圖8 所示，均值抖動(dòng)為1.8ps@10KHz~5MHz，可滿足大多數(shù)消費(fèi)類產(chǎn)品的應(yīng)用需求。

圖10 CDCE706 時(shí)鐘合成器的輸出抖動(dòng)性能

在數(shù)據(jù)通信系統(tǒng)中，往往需要高抖動(dòng)性能的時(shí)鐘發(fā)生器，如均值抖動(dòng)指標(biāo)Jrms < 1ps@(12KHz ~20MHz)，此時(shí)可采用高性能時(shí)鐘合成器。由于集成IC 芯片內(nèi)部的壓控振蕩器長期穩(wěn)定性較差，相應(yīng)的近端噪聲比基于晶體的振蕩器抖動(dòng)性能要差，因此時(shí)鐘合成器的參考輸入信號(hào)可選擇來自晶振或壓控晶體振蕩器等具有較干凈近端噪聲的信號(hào)源，經(jīng)內(nèi)部高頻鎖相環(huán)電路實(shí)現(xiàn)頻率倍頻和頻率轉(zhuǎn)換功能，如德州儀器推出的高性能集成IC 鎖相環(huán)芯片CDCM6208、LMK03806 等，圖11 是CDCM6208 作為時(shí)鐘合成器時(shí)一個(gè)典型的輸出相位噪聲（輸入來自25MHz 晶體XTAL），圖12 是LMK03806 典型的輸出相位噪聲，兩者都是目前抖動(dòng)性能指標(biāo)最優(yōu)秀的頻率合成器之一。

圖11 CDCM6208 輸出相位噪聲（時(shí)鐘合成器模式）

圖12 LMK03806 輸出相位噪聲

4.2、抖動(dòng)濾除器件（Jitter Cleaner）

當(dāng)輸入噪聲較大時(shí)，無法滿足系統(tǒng)時(shí)鐘的設(shè)計(jì)規(guī)格，此時(shí)可以采用抖動(dòng)濾除器件對(duì)輸入時(shí)鐘信號(hào)進(jìn)行噪聲濾除，實(shí)現(xiàn)時(shí)鐘同步的基礎(chǔ)上輸出低抖動(dòng)的時(shí)鐘信號(hào)，以滿足系統(tǒng)抖動(dòng)的應(yīng)用要求。根據(jù)前面對(duì)鎖相環(huán)噪聲特性分析，抖動(dòng)濾除器為了實(shí)現(xiàn)對(duì)輸入時(shí)鐘噪聲的濾除功能，必須要用較窄的環(huán)路帶寬，如幾十Hz 到幾百Hz。

對(duì)于抖動(dòng)濾除器件，多數(shù)應(yīng)用場景是借助本地高性能的壓控振蕩器，如VCXO、OCXO 等，可以把參考時(shí)鐘輸入的噪聲濾除干凈，鎖相環(huán)輸出優(yōu)越于參考時(shí)鐘抖動(dòng)性能的時(shí)鐘信號(hào)，如德州儀器的CDCE72010、CDCM7005、LMK02000 系列的產(chǎn)品器件，圖13 是CDCE72010 的一個(gè)典型相位噪聲圖。另外，一些集成鎖相環(huán)和高性能VCO 的時(shí)鐘器件，如前面提到的CDCM6208、LMK03806 等，也可以實(shí)現(xiàn)抖動(dòng)濾除的功能，圖14 是CDCM6208 作為抖動(dòng)濾除功能應(yīng)用時(shí)輸出時(shí)鐘的相位噪聲特性，可以看到其均值抖動(dòng)大概在1.2ps@（10KHz ~ 20MHz），該測試用例所用到CDCM6208 的環(huán)路帶寬為60Hz。

圖13 CDCE72010+125MHz VCXO 輸出相位噪聲

圖14 CDCM6208 作為抖動(dòng)濾除應(yīng)用時(shí)相應(yīng)的相位噪聲性能

4.3、超高性能抖動(dòng)濾除時(shí)鐘器件

為了滿足無線通信領(lǐng)域高集成度、超低抖動(dòng)、低功耗的時(shí)鐘器件應(yīng)用需求，德州儀器是業(yè)界第一家推出了實(shí)現(xiàn)<300fs 超低抖動(dòng)輸出的雙級(jí)串行級(jí)聯(lián)鎖相環(huán)時(shí)鐘器件，如 LMK04000 系列、LMK04800 系列和LMK04906 等，即可實(shí)現(xiàn)抖動(dòng)濾除功能，也可實(shí)現(xiàn)時(shí)鐘頻率合成，被廣泛應(yīng)用于無線基站、微波通信和100GE 數(shù)據(jù)通信領(lǐng)域。

圖15 LMK04XXX 系列雙級(jí)級(jí)聯(lián)時(shí)鐘器件方框圖

LMK04XXX 系列器件內(nèi)部結(jié)構(gòu)如圖15 所示，包括PLL1、PLL2、集成VCO2、各個(gè)時(shí)鐘路徑的分頻電路、輸出時(shí)延調(diào)整和輸出分發(fā)電路等，其中，第一級(jí)鎖相環(huán)實(shí)現(xiàn)抖動(dòng)濾除功能，實(shí)現(xiàn)輸出時(shí)鐘具有低抖動(dòng)的近端噪聲，而第二級(jí)鎖相環(huán)利用內(nèi)部集成高性能LC 振蕩器實(shí)現(xiàn)時(shí)鐘倍頻功能，可以實(shí)現(xiàn)超低抖動(dòng)的遠(yuǎn)端噪聲，從而獲得整個(gè)頻段范圍都具有極其優(yōu)秀的噪聲性能。圖16 是LMK04906 時(shí)鐘器件的一個(gè)相位噪聲例子，可以實(shí)現(xiàn)~100fs 級(jí)別的抖動(dòng)輸出。

圖16 LMK04906 + VCXO 輸出相位噪聲

總結(jié)

不管在高速有線通信系統(tǒng)、3G/4G 的無線網(wǎng)絡(luò)，還是在工業(yè)自動(dòng)化控制系統(tǒng)、醫(yī)療系統(tǒng)以及終端消費(fèi)產(chǎn)品和計(jì)算機(jī)產(chǎn)品應(yīng)用中，時(shí)鐘器件都是硬件電路設(shè)計(jì)中不可或缺的部件，而且時(shí)鐘抖動(dòng)性能往往是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵參數(shù)，因此正確理解和選擇適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案是硬件電路設(shè)計(jì)的重要組成部分。本文詳細(xì)介紹了各類時(shí)鐘器件的抖動(dòng)性能，旨在協(xié)助電路設(shè)計(jì)者甄別各類時(shí)鐘器件的抖動(dòng)性能規(guī)格，同時(shí)理解在不同應(yīng)用條件下的時(shí)鐘器件抖動(dòng)規(guī)格差異，選擇適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案。德州儀器作為目前業(yè)界最廣泛時(shí)鐘解決方案的供應(yīng)商之一，時(shí)鐘產(chǎn)品包括單端、差分、零延時(shí)等時(shí)鐘驅(qū)動(dòng)器，多種類型的時(shí)鐘合成器、抖動(dòng)濾除器件，以及超高抖動(dòng)性能的時(shí)鐘器件，可以滿足大多數(shù)時(shí)鐘解決方案的設(shè)計(jì)需求。

參考資料

1． Texas Instruments; CDCLVC1310 Datasheet(scas917b.pdf)

2． Texas Instruments; CDCU2A877 Datasheet(scas827a.pdf)

3． Texas Instruments; CDCE706 Datasheet(scas815i.pdf)

4． Texas Instruments; CDCM6208 Datasheet(scas931b.pdf)

5． Texas Instruments; CDCE72010 Datasheet(scas858c.pdf)

6． Texas Instruments; LMK02000 Datasheet（snas390d.pdf）

7． Texas Instruments; LMK03806 Datasheet(snas522h.pdf)

8． Texas Instruments; LMK04000 Datasheet(snosaz8j.pdf)

9． Texas Instruments; LMK04800 Datasheet(snas489i.pdf)

10． Texas Instruments; LMK04906 Datasheet(snas589b.pdf)

11． Roland E.Best，Phase Locked Loops: Design, Simulation, and Applications，6th ed., McGraw-Hill Inc, 2007