摘要:為了降低DSP外部SDRAM存儲(chǔ)系統(tǒng)的功耗,針對DSP訪問片外SDRAM的功耗來源特點(diǎn),提出了基于總線利用率動(dòng)態(tài)監(jiān)測的讀寫歸并方案。該方案動(dòng)態(tài)監(jiān)測外部存儲(chǔ)器接口(EMIF)總線的利用率,根據(jù)總線利用率的不同選擇開放的
針對市場上雙模雙待消費(fèi)類電子產(chǎn)品技術(shù)解決方案功耗大的缺點(diǎn),提出了一種新的技術(shù)解決方案,該技術(shù)方案在降低產(chǎn)品成本的同時(shí),也降低了消費(fèi)類電子產(chǎn)品的功耗,提高了產(chǎn)品的可靠性和用戶體驗(yàn)。
本文介紹了TI公司最新推出的適合DSP低功耗電源系統(tǒng)設(shè)計(jì)的開關(guān)電源芯片,并設(shè)計(jì)了基于該芯片的雙電源方案,滿足DSP系統(tǒng)要求的上電順序。
本文介紹了TI公司最新推出的適合DSP低功耗電源系統(tǒng)設(shè)計(jì)的開關(guān)電源芯片,并設(shè)計(jì)了基于該芯片的雙電源方案,滿足DSP系統(tǒng)要求的上電順序。
FPGA的功耗高度依賴于用戶的設(shè)計(jì),沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,如同其它多數(shù)事物一樣,降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù),在進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度
FPGA低功耗設(shè)計(jì)注意事項(xiàng)
FPGA低功耗設(shè)計(jì)注意事項(xiàng)
FPGA的功耗高度依賴于用戶的設(shè)計(jì),沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,在進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)?! ”M管基于90nm工藝的FPGA的功耗已低于先
FPGA的低功耗設(shè)計(jì)分析
FPGA的低功耗設(shè)計(jì)分析
摘要: 低功耗要求是嵌入式系統(tǒng)設(shè)計(jì)中普遍提出的要求,對提高系統(tǒng)的可靠性與穩(wěn)定性有著重要意義。首先分析了單片機(jī)功耗的主要來源,然后研究了Infineon TLE7810單片機(jī)的低功耗設(shè)計(jì)方案,最后以電動(dòng)車窗控制器為例介紹
摘要: 低功耗要求是嵌入式系統(tǒng)設(shè)計(jì)中普遍提出的要求,對提高系統(tǒng)的可靠性與穩(wěn)定性有著重要意義。首先分析了單片機(jī)功耗的主要來源,然后研究了Infineon TLE7810單片機(jī)的低功耗設(shè)計(jì)方案,最后以電動(dòng)車窗控制器為例介紹
Rasmus Christian Larsen, Energy Micro的支持和培訓(xùn)經(jīng)理 “能源敏感應(yīng)用”的配置不斷增加,它是指設(shè)備必須 ? 因?yàn)楦鞣N原因 ? 用一個(gè)單一電池長時(shí)間運(yùn)作。通常包括的應(yīng)用有能源計(jì)量、傳感器網(wǎng)絡(luò)或環(huán)境監(jiān)測的其它形式
如今片上系統(tǒng)(SoC)技術(shù)已成為當(dāng)今超大規(guī)模IC的發(fā)展趨勢,在移動(dòng)通信終端以及消費(fèi)電子產(chǎn)品中得到了廣泛的應(yīng)用。SoC的設(shè)計(jì)技術(shù)包括IP復(fù)用、低功耗設(shè)計(jì)、可測性設(shè)計(jì)、深亞微米的物理綜合、軟硬件協(xié)同設(shè)計(jì)等,包含三大基
散熱管理是新型LED燈中最困難、要求最嚴(yán)格且成本最高的設(shè)計(jì)部分。如果不進(jìn)行充分的散熱管理,將會(huì)造成照明失效或火災(zāi)等災(zāi)難性后果。不過,LED燈的散熱管理是整個(gè)設(shè)計(jì)方案中最復(fù)雜、要求最嚴(yán)格且成本最高的部分。
散熱管理是新型LED燈中最困難、要求最嚴(yán)格且成本最高的設(shè)計(jì)部分。如果不進(jìn)行充分的散熱管理,將會(huì)造成照明失效或火災(zāi)等災(zāi)難性后果。不過,LED燈的散熱管理是整個(gè)設(shè)計(jì)方案中最復(fù)雜、要求最嚴(yán)格且成本最高的部分。
采用統(tǒng)一功率格式的SoC的低功耗設(shè)計(jì)方案
主要從系統(tǒng)級、算法級、結(jié)構(gòu)級等多個(gè)層面綜合考慮減少數(shù)字語音解碼器的功耗。系統(tǒng)級使用雙向不交疊時(shí)鐘技術(shù),在提高耗時(shí)長的模塊運(yùn)算頻率的同時(shí)消除了電路的競爭與冒險(xiǎn);算法級主要使用匯編語言重寫和優(yōu)化原代碼,既可以壓縮源代碼,更能充分挖掘硬件的運(yùn)算潛力;在結(jié)構(gòu)級,主要利用并行技術(shù),增加協(xié)處理器進(jìn)行并行計(jì)算,有效提高運(yùn)算速度。另外在布局布線時(shí)使用全定制集成電路設(shè)計(jì)技術(shù)手工布線,大為減少解碼器的芯片面積。
摘要:Blackfin處理器廣泛應(yīng)用于便攜音視頻產(chǎn)品等嵌入式系統(tǒng),低功耗設(shè)計(jì)直接影響產(chǎn)品使用時(shí)間。文中從時(shí)鐘頻率、工作模式、片內(nèi)外設(shè)、內(nèi)核電壓等方面,說明了Blackfin處理器低功耗設(shè)計(jì)的具體方法,根據(jù)實(shí)際應(yīng)用實(shí)現(xiàn)
摘要:Blackfin處理器廣泛應(yīng)用于便攜音視頻產(chǎn)品等嵌入式系統(tǒng),低功耗設(shè)計(jì)直接影響產(chǎn)品使用時(shí)間。文中從時(shí)鐘頻率、工作模式、片內(nèi)外設(shè)、內(nèi)核電壓等方面,說明了Blackfin處理器低功耗設(shè)計(jì)的具體方法,根據(jù)實(shí)際應(yīng)用實(shí)現(xiàn)