針對實時圖像高幀頻、高分辨率、多通道趨勢和圖像處理并行算法的多樣性對多處理器系統(tǒng)結(jié)構(gòu)的要求,研究了傳統(tǒng)固定結(jié)構(gòu)并行系統(tǒng)與并行算法的關(guān)系及其不足,構(gòu)建了基于“多DSP+FPGA”結(jié)構(gòu)的高性能可重構(gòu)數(shù)字圖像并行處理系統(tǒng),并舉出實例。系統(tǒng)可根據(jù)算法需求而改變系統(tǒng)的硬件結(jié)構(gòu),以保證并行算法能夠高效率地執(zhí)行,同時系統(tǒng)具有很好的靈活性和通用性。
嵌入式可重構(gòu)的多DSP圖像并行處理系統(tǒng)
介紹了一種由三個DSP嵌入式子系統(tǒng)構(gòu)成的基于CAN總線的分布式系統(tǒng)。該系統(tǒng)具有多路信號實時處理、過程控制、與外部測控中心實時交互等功能。
介紹了一種由三個DSP嵌入式子系統(tǒng)構(gòu)成的基于CAN總線的分布式系統(tǒng)。該系統(tǒng)具有多路信號實時處理、過程控制、與外部測控中心實時交互等功能。
基于MPEG-4的視頻編解碼技術(shù)已經(jīng)成為當前多媒體技術(shù)發(fā)展的熱點。本文提出了一種以多DSP為核心的MPEG-4編解碼系統(tǒng),并設(shè)計出了具體的硬件平臺方案。
基于MPEG-4的視頻編解碼技術(shù)已經(jīng)成為當前多媒體技術(shù)發(fā)展的熱點。本文提出了一種以多DSP為核心的MPEG-4編解碼系統(tǒng),并設(shè)計出了具體的硬件平臺方案。
本文基于雷達實時信號處理的需要,用FPGA實現(xiàn)了多DSP信號處理模板局部總線和基于標準VME總線的計算機進行通信的接口設(shè)計。
本文基于雷達實時信號處理的需要,用FPGA實現(xiàn)了多DSP信號處理模板局部總線和基于標準VME總線的計算機進行通信的接口設(shè)計。
多DSP局部總線與VME總線的接口設(shè)計
本文介紹一種基于VxWorks實時操作系統(tǒng)的ADSP21160的多DSP板設(shè)計,以及該板在數(shù)字式聲納的實時信號處理系統(tǒng)中的應用,并介紹在VxWorks實時操作系統(tǒng)下的軟件算法仿真和實現(xiàn)。
基于VxWorks的多DSP系統(tǒng)的多任務(wù)程序設(shè)計
基于VxWorks的多DSP系統(tǒng)的多任務(wù)程序設(shè)計