帶隙基準(zhǔn)源

我要報錯

  • 帶隙電壓基準(zhǔn)源的設(shè)計與分析

    介紹了基準(zhǔn)源的發(fā)展和基本工作原理以及目前較常用的帶隙基準(zhǔn)源電路結(jié)構(gòu)。設(shè)計了一種基于Banba結(jié)構(gòu)的基準(zhǔn)源電路，重點對自啟動電路及放大電路部分進(jìn)行了分析，得到并分析了輸

  • 一種采用二次曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源

    1 引 言 帶隙基準(zhǔn)源廣泛應(yīng)用于各類集成電路|0">集成電路之中。在現(xiàn)代集成電路日益發(fā)展的今天，帶隙基準(zhǔn)源扮演了極其重要的角色。在A／D，D／A轉(zhuǎn)換器以及一些模擬和數(shù)字

  • 基于溫度補(bǔ)償?shù)臒o運(yùn)放低壓帶隙基準(zhǔn)源設(shè)計

    摘要：設(shè)計了一種帶溫度補(bǔ)償?shù)臒o運(yùn)放低壓帶隙基準(zhǔn)電路。提出了同時產(chǎn)生帶隙基準(zhǔn)電壓源和基準(zhǔn)電流源的技術(shù)，通過改進(jìn)帶隙基準(zhǔn)電路中的帶隙負(fù)載結(jié)構(gòu)以及基準(zhǔn)核心電路，基準(zhǔn)電壓和基準(zhǔn)電流可以分別進(jìn)行溫度補(bǔ)償。在0．5

  • 一種高PSR帶隙基準(zhǔn)源的實現(xiàn)

    摘要：本文針對傳統(tǒng)基準(zhǔn)電壓的低PSR以及低輸出電壓的問題，通過采用LDO與帶隙基準(zhǔn)的混合設(shè)計，并且采用BCD工藝，得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準(zhǔn)。此帶隙基準(zhǔn)的1.186 V輸出電壓在低頻時PSR

  • 一種高精度BiCMOS電流模帶隙基準(zhǔn)源

    采用Xfab O．35μm BiCMOS工藝設(shè)計了一種高電源抑制比(PSRR)、低溫漂、輸出0．5 V的帶隙基準(zhǔn)源電路。該設(shè)計中，電路采用新型電流模帶隙基準(zhǔn)，解決了傳統(tǒng)電流模帶隙基準(zhǔn)的第三簡并態(tài)的問題，且實現(xiàn)了較低的基準(zhǔn)電壓；增加了修調(diào)電路，實現(xiàn)了基準(zhǔn)電壓的微調(diào)。利用Cadence軟件對其進(jìn)行仿真驗證，其結(jié)果顯示，當(dāng)溫度在-40～+120℃范圍內(nèi)變化時，輸出基準(zhǔn)電壓的溫度系數(shù)為15 ppm／℃；電源電壓在2～4 V范圍內(nèi)變化時，基準(zhǔn)電壓擺動小于O．06 mV；低頻下具有-102．6 dB的PSRR，40

  • 一種高精度BiCMOS電流模帶隙基準(zhǔn)源

    采用Xfab O．35μm BiCMOS工藝設(shè)計了一種高電源抑制比(PSRR)、低溫漂、輸出0．5 V的帶隙基準(zhǔn)源電路。該設(shè)計中，電路采用新型電流模帶隙基準(zhǔn)，解決了傳統(tǒng)電流模帶隙基準(zhǔn)的第三簡并態(tài)的問題，且實現(xiàn)了較低的基準(zhǔn)電壓；增加了修調(diào)電路，實現(xiàn)了基準(zhǔn)電壓的微調(diào)。利用Cadence軟件對其進(jìn)行仿真驗證，其結(jié)果顯示，當(dāng)溫度在-40～+120℃范圍內(nèi)變化時，輸出基準(zhǔn)電壓的溫度系數(shù)為15 ppm／℃；電源電壓在2～4 V范圍內(nèi)變化時，基準(zhǔn)電壓擺動小于O．06 mV；低頻下具有-102．6 dB的PSRR，40

  • 一種新型高精度CMOS帶隙基準(zhǔn)源的設(shè)計

    提出一種標(biāo)準(zhǔn)CMOS工藝結(jié)構(gòu)的低壓、低功耗電壓基準(zhǔn)源，工作電壓為5～10 V。利用飽和態(tài)MOS管的等效電阻特性，對PTAT基準(zhǔn)電流進(jìn)行動態(tài)電流反饋補(bǔ)償，設(shè)計了一種輸出電壓為1．3 V的帶隙基準(zhǔn)電路。使輸出基準(zhǔn)電壓溫度系數(shù)在-25～+120℃范圍的溫度系數(shù)為7．427pp-m／℃，在27℃時電源電壓抑制比達(dá)82 dB。該基準(zhǔn)源的芯片版圖面積為0．022 mm2，適用于低壓差線性穩(wěn)壓囂等領(lǐng)域。

  • 一種低溫漂低功耗的帶隙基準(zhǔn)源的設(shè)計

    設(shè)計一種低溫漂低功耗的帶隙基準(zhǔn)結(jié)構(gòu)，在傳統(tǒng)帶隙基準(zhǔn)核心電路結(jié)構(gòu)上增加一對PNP管，兩個雙極型晶體管疊加的結(jié)構(gòu)減小了運(yùn)放的失調(diào)電壓對輸出電壓的影響，降低了基準(zhǔn)電壓的溫度失調(diào)系數(shù)。電路設(shè)計與仿真基于CSMC0．5μm CMOS工藝，經(jīng)流片，測得室溫下帶隙基準(zhǔn)輸出電壓為1．326 65 V，在-40～+85℃范圍內(nèi)的溫度系數(shù)為2．563 ppm／℃；在3．3 V電源電壓下，整個電路的功耗僅為2．81μw；在2～4 V之間的電源調(diào)整率為206．95 ppm。