串行接口是一種可以將接收來自CPU的并行數(shù)據(jù)字符轉(zhuǎn)換為連續(xù)的串行數(shù)據(jù)流發(fā)送出去,同時(shí)可將接收的串行數(shù)據(jù)流轉(zhuǎn)換為并行的數(shù)據(jù)字符供給CPU的器件。
移位寄存器是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。74LS194是一個(gè)4位雙向移位寄存器,最高時(shí)鐘脈沖為36MHZ74LS194引腳功能 圖1 74 LS194邏輯符號(hào)及引腳排列其中:D0~D1為并行輸入端;Q0~Q3為
/* 名稱:并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)說 明 : 切 換 連 接 到 并 串 轉(zhuǎn) 換 芯 片74LS165 的撥碼開關(guān),該芯片將并行數(shù)據(jù)以串行方式發(fā)送到 8051 的 RXD 引腳,移位脈沖由 TXD 提供,顯示在 P0 口。*/#include<reg51.h>
/* 名稱:串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)說明:串行數(shù)據(jù)由 RXD 發(fā)送給串并轉(zhuǎn)換芯片 74164,TXD 則用于輸出移位時(shí)鐘脈沖,74164 將串行輸入的 1 字節(jié)轉(zhuǎn)換為并行數(shù)據(jù),并將轉(zhuǎn)換的數(shù)據(jù)通過 8 只 LED 顯示出來。本例串口工作
摘要:通用串行總線(USB)數(shù)據(jù)傳輸中要對(duì)數(shù)據(jù)進(jìn)行非歸零翻轉(zhuǎn)(NRZI)編解碼、添加/去除位填充和串并/并串轉(zhuǎn)換。添加/去除位填充使每字節(jié)數(shù)據(jù)傳輸所需的時(shí)間發(fā)生變化,再加上收發(fā)器與協(xié)議層的時(shí)鐘頻率不同,從而可能導(dǎo)
1 經(jīng)典采樣理論模擬世界與數(shù)字世界相互轉(zhuǎn)換的理論基礎(chǔ)是抽樣定理。抽樣定理告訴我們,如果是帶限的連續(xù)信號(hào),且樣本取得足夠密(采樣率ωs≥2ωM),那么該信號(hào)就能唯一地由其樣本值來表征,且能從這些樣本
針對(duì)產(chǎn)業(yè)控制系統(tǒng)的要求,先容了一種基于Compact PCI總線的數(shù)據(jù)采集系統(tǒng),可以實(shí)現(xiàn)對(duì)模擬信號(hào)、串行數(shù)字信號(hào)和并行數(shù)字信號(hào)的采集。結(jié)合DSP芯片TSM320F2812和PCI接口芯片PCI9054的性能特點(diǎn),具體討論了采集系統(tǒng)的硬件
針對(duì)產(chǎn)業(yè)控制系統(tǒng)的要求,先容了一種基于Compact PCI總線的數(shù)據(jù)采集系統(tǒng),可以實(shí)現(xiàn)對(duì)模擬信號(hào)、串行數(shù)字信號(hào)和并行數(shù)字信號(hào)的采集。結(jié)合DSP芯片TSM320F2812和PCI接口芯片PCI9054的性能特點(diǎn),具體討論了采集系統(tǒng)的硬件
CompactPCI總線實(shí)現(xiàn)并行數(shù)據(jù)采集系統(tǒng)
介紹基于C6727B的并行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì),利用其內(nèi)部的dMAX模塊,可以處理來自外部的2個(gè)中斷,實(shí)現(xiàn)從HPI接口和EMIF接口并行傳輸數(shù)據(jù),在數(shù)據(jù)傳輸時(shí)無需CPU參與;由于并行數(shù)據(jù)傳輸存在優(yōu)先級(jí)和總線仲裁,還介紹了多個(gè)事件的優(yōu)先級(jí)處理和總線申請(qǐng)問題?;赿MAX的并行數(shù)據(jù)傳輸系統(tǒng)使得DSP數(shù)據(jù)傳輸效率顯著提高.可滿足高速實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的需求。
介紹基于C6727B的并行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì),利用其內(nèi)部的dMAX模塊,可以處理來自外部的2個(gè)中斷,實(shí)現(xiàn)從HPI接口和EMIF接口并行傳輸數(shù)據(jù),在數(shù)據(jù)傳輸時(shí)無需CPU參與;由于并行數(shù)據(jù)傳輸存在優(yōu)先級(jí)和總線仲裁,還介紹了多個(gè)事件的優(yōu)先級(jí)處理和總線申請(qǐng)問題?;赿MAX的并行數(shù)據(jù)傳輸系統(tǒng)使得DSP數(shù)據(jù)傳輸效率顯著提高.可滿足高速實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的需求。
通過充分考慮設(shè)計(jì)中可能出現(xiàn)的各種影響信號(hào)質(zhì)量的因素,設(shè)計(jì)了過壓保護(hù)電路。通過選用合適的元件減少了電路板設(shè)計(jì)復(fù)雜程度,以及成本的最優(yōu)化。經(jīng)過實(shí)際測試,模塊很好地達(dá)到了本文所提及的技術(shù)指標(biāo),具有很高的實(shí)用性。
8通道并行數(shù)據(jù)采集PCI模塊的設(shè)計(jì)
根據(jù)高速定點(diǎn)DSP芯片TMS320VC5402的多通道緩沖串口特點(diǎn)和串行A/D轉(zhuǎn)換芯片TLV1572的工作特性,提出了兩片串行A/D和一片DSP串口的通信方案。該系統(tǒng)充分利用了DSP的兩個(gè)緩沖串口,可以使兩路A/D轉(zhuǎn)換數(shù)據(jù)高速并行傳輸。同時(shí)文中給出了系統(tǒng)的硬件原理圖和軟件設(shè)計(jì)的部分關(guān)鍵程序。
根據(jù)高速定點(diǎn)DSP芯片TMS320VC5402的多通道緩沖串口特點(diǎn)和串行A/D轉(zhuǎn)換芯片TLV1572的工作特性,提出了兩片串行A/D和一片DSP串口的通信方案。該系統(tǒng)充分利用了DSP的兩個(gè)緩沖串口,可以使兩路A/D轉(zhuǎn)換數(shù)據(jù)高速并行傳輸。同時(shí)文中給出了系統(tǒng)的硬件原理圖和軟件設(shè)計(jì)的部分關(guān)鍵程序。