序列

達觀數(shù)據(jù)如何打造一個中文NER系統(tǒng)

1 NER簡介 NER（Named Entity Recognition，命名實體識別）又稱作專名識別，是自然語言處理中常見的一項任務，使用的范圍非常廣。命名實體通常指的是文本中具有特別意義或者指

面向序列密碼的抽取與插入單元可重構設計研究

Logistic-Map混沌序列的單片機實現(xiàn)

基于DSP Builder的偽隨機序列發(fā)生器設計及FPGA實現(xiàn)

工作上一個改進：一個輸入序列的穩(wěn)定輸出

近日在閱讀吳軍博士的《數(shù)學之美》，覺得他的思想是：“獲得的大量的數(shù)據(jù)，然后采用概率和統(tǒng)計的方法，找出這些數(shù)據(jù)的規(guī)律”。受該思想的影響，對近一段工作上的一個問題加以改進：假設，一個系統(tǒng)，每秒鐘采集到一個

FPGA并行數(shù)字序列傳輸與接口技術的研究和應用

面向序列密碼的抽取與插入單元可重構設計研究

時間約束序列模式的有效生成候選項的方法

一種基于CPLD的偽隨機序列發(fā)生器

摘　要：介紹了一種利用EDA技術，在Altera的MAX 7000S系列芯片上實現(xiàn)的偽隨機序列發(fā)生器，為產生低成本的電子系統(tǒng)測試信號提供了一種簡單易行的方法。 關鍵詞：EDA；VHDL；CPLD；偽隨機序列 1　引　言 EDA（Electro

一種基于FPGA的準單輸入調變序列生成器設計

　1.引言 隨著集成電路復雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內建自測試或片外測試。內建自測試把測試源和被測電路都集成在

用FPGA產生高斯白噪聲序列的一種快速方法

0 引言 短波信道存在多徑時延、多普勒頻移和擴散、高斯白噪聲干擾等復雜現(xiàn)象。為了測試短波通信設備的性能，通常需要進行大量的外場實驗。相比之下，信道模擬器能夠在實驗室環(huán)境下進行類似的性能測試，而且測試費用少

FPGA并行數(shù)字序列傳輸與接口技術應用

摘要：本文介紹了FPGA多路數(shù)據(jù)并行處理中所普遍遇到的序列傳輸與界面問題;提出了一系列具有普遍實際意義的處理方法,并以人工神經網(wǎng)絡控制算法為例進行了軟、硬件綜合處理過程設計演示,從而為進一步推廣FPGA的現(xiàn)代信息