-
基于DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)
在現(xiàn)代高性能DSP芯片設(shè)計(jì)中，鎖相環(huán)(PLL)被廣泛用作片內(nèi)時鐘發(fā)生器，實(shí)現(xiàn)相位同步及時鐘倍頻。壓控振蕩器(VCO)作為PLL電路的關(guān)鍵模塊，其性能將直接決定PLL的整體工作質(zhì)量。
-
采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì)
采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì)
-
CMOS振蕩器設(shè)計(jì)
1 引言 集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。 一個典型的數(shù)字鎖相環(huán)結(jié)構(gòu)如圖1 所示
-
基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案
基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案
-
IBM瞄準(zhǔn)10nm以下工藝
美國IBM T.J.華生研究中心（IBM T.J. Watson Research Center）在半導(dǎo)體制造技術(shù)相關(guān)國際會議“2010 Symposium on VLSI Technology”上宣布，試制出了采用最小直徑為3nm的硅納米線FET的25級CMOS環(huán)形振蕩器，并實(shí)際確
-
IBM確認(rèn)瞄準(zhǔn)10nm以下工藝
美國IBMT.J.華生研究中心（IBMT.J.WatsonResearchCenter）在半導(dǎo)體制造技術(shù)相關(guān)國際會議“2010SymposiumonVLSITechnology”上宣布，試制出了采用最小直徑為3nm的硅納米線FET的25級CMOS環(huán)形振蕩器，并實(shí)際確認(rèn)了工作情
-
IBM采用直徑3nm FET25級環(huán)形振蕩器動作，瞄準(zhǔn)10nm以下工藝
美國IBM T.J.華生研究中心（IBM T.J. Watson Research Center）在半導(dǎo)體制造技術(shù)相關(guān)國際會議“2010Symposium on VLSITechnology”上宣布，試制出了采用最小直徑為3nm的硅納米線FET的25級CMOS環(huán)形振蕩器，并實(shí)際確認(rèn)
-
DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)
本文設(shè)計(jì)了一種應(yīng)用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘，每級采用RS觸發(fā)結(jié)構(gòu)來產(chǎn)生差分輸出信號，在有效降低靜態(tài)功耗的同時．具有較好的抗噪聲能力。在延遲單元的設(shè)計(jì)時。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點(diǎn)。 仿真結(jié)果表明．電路叮實(shí)現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿足DSP芯片時鐘系統(tǒng)的要求。
-
DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)
DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)
-
壓控環(huán)形振蕩器電路圖
620)this.width=620;" />
-
脈沖鍵控環(huán)形振蕩器電路圖
620)this.width=620;" />
-
多諧振蕩器的研究與仿真
摘要：分析了各種多諧振蕩器的電路結(jié)構(gòu)及工作原理，并利用Multisiml0．0對部分電路進(jìn)行了仿真，重點(diǎn)介紹了單穩(wěn)型多諧振蕩器，討論集成單穩(wěn)態(tài)觸發(fā)器74121定時元件RC對暫穩(wěn)態(tài)的影響以及單穩(wěn)型多諧振蕩器的應(yīng)用。Multis
-
碳納米管導(dǎo)線扮推手 芯片速度創(chuàng)高峰
碳納米管導(dǎo)線扮推手 芯片速度創(chuàng)高峰
