-
分享一下ESD保護(hù)9大措施
最近在做電子產(chǎn)品的ESD測試，從不同的產(chǎn)品的測試結(jié)果發(fā)現(xiàn)，這個ESD是一項很重要的測試：如果電路板設(shè)計的不好，當(dāng)引入靜電后，會引起產(chǎn)品的死機(jī)甚至是元器件的損壞。以前只注意到ESD會損壞元器件，沒有想到，對于電子產(chǎn)品也要引起足夠的重視。
-
優(yōu)化PCB設(shè)計改善散熱
對于電子設(shè)備來說，工作時都會產(chǎn)生一定的熱量，從而使設(shè)備內(nèi)部溫度迅速上升，如果不及時將該熱量散發(fā)出去，設(shè)備就會持續(xù)的升溫，器件就會因過熱而失效，電子設(shè)備的可靠性能就會下降。因此，對電路板進(jìn)行很好的散熱處理是非常重要的。
-
電路板設(shè)計設(shè)置測試點的原因是什么？
對學(xué)電子的人來說，在電路板上設(shè)置測試點（test point）是在自然不過的事了，可是對學(xué)機(jī)械的人來說，測試點是什么？ 基本上設(shè)置測試點的目的是為了測試電路板上的零組件有沒有符合規(guī)格以及焊性
-
高手支招，電路板設(shè)計中如何確保信號完整性？
信號完整性(SI)問題解決得越早，設(shè)計的效率就越高，從而可避免在電路板設(shè)計完成之后才增加端接器件。SI設(shè)計規(guī)劃的工具和資源不少，本文探索信號完整性的核心議題以及解決SI問題的幾種方法，在此忽略設(shè)計過程的技術(shù)細(xì)節(jié)。
-
PCB電路板設(shè)計和排版中需要你格外注意的電氣規(guī)則
既使在整個PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時甚至影響到產(chǎn)品的成功率。所以對電、地線的布線要認(rèn)真對待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。
-
電路板設(shè)計的并行設(shè)計法
與將設(shè)計分成若干部分并獨立地完成各個部分的傳統(tǒng)方法不同，此新技術(shù)能在一個公共數(shù)據(jù)庫上創(chuàng)建并行進(jìn)程，并能自動同步進(jìn)程的變化、解決相互間可能發(fā)生的沖突。這在EDA行業(yè)是首創(chuàng)。
-
PCB設(shè)計：如何減少錯誤并提高效率
電路板設(shè)計是一項關(guān)鍵而又耗時的任務(wù)，出現(xiàn)任何問題都需要工程師逐個網(wǎng)絡(luò)逐個元件地檢查整個設(shè)計?？梢哉f電路板設(shè)計要求的細(xì)心程度不亞于芯片設(shè)計。
-
詳解PCB板的ESD
最近在做電子產(chǎn)品的ESD測試，從不同的產(chǎn)品的測試結(jié)果發(fā)現(xiàn)，這個ESD是一項很重要的測試：如果電路板設(shè)計的不好，當(dāng)引入靜電后，會引起產(chǎn)品的死機(jī)甚至是元器件的損壞。以前只注意到ESD會損壞元器件，沒有想到，對于電子產(chǎn)品也要引起足夠的重視。
-
教你在電路板設(shè)計中通過傳輸線抑制EMI
做好PCB設(shè)計絕對是一名電源新手成功向高手進(jìn)階的證明之一，如果能在做好PCB設(shè)計的同時控制好電路板中的EMI，那么更是證明了設(shè)計者的實力。那么如何在高速PCB的設(shè)計過程中對
-
十款超有意境的PCB設(shè)計
藝術(shù)創(chuàng)作沖動是人類的天性，有時候這種熱情也會洋溢在科技領(lǐng)域，又或者是說其實科技化的趨勢也對藝術(shù)產(chǎn)生了影響…無論如何，當(dāng)藝術(shù)與科技相遇所激發(fā)出的火花，會讓我
-
PCB電路板設(shè)計的五大關(guān)鍵點
PCB電路板是所有電子電路設(shè)計的基礎(chǔ)電子部件，PCB電路板的設(shè)計也是創(chuàng)客小伙伴們必須要懂的。PCB的作用不僅僅是對零散的元件器進(jìn)行組合，還保證著電路設(shè)計的規(guī)則性，很好的規(guī)
-
ADI推出零漂移精密運算放大器簡化電路板設(shè)計
Analog Devices,Inc.最近發(fā)布全新系列高電壓、低噪聲、零漂移精密運算放大器的首款器件ADA4522-2，該系列產(chǎn)品片上集成電磁干擾(EMI)濾波能力，無需校準(zhǔn)電路，從而降低系統(tǒng)噪聲、成本、縮小電路板空間并縮短開發(fā)時間
-
Mentor推出 Xpedition Package Integrator流程
21ic Mentor Graphics 公司宣布推出最新 Xpedition® Package Integrator 流程，這是業(yè)內(nèi)用于集成電路 (IC)、封裝和印刷電路板 (PCB) 協(xié)同設(shè)計與優(yōu)化的最廣泛的解決方案。Package Integrator 解決方案可自動規(guī)劃
-
克服FPGA電路板設(shè)計挑戰(zhàn)
如果你在采用FPGA的電路板設(shè)計方面的經(jīng)驗很有限或根本沒有，那么在新的項目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個有1000個引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計過程，并且
-
如何處理未使用的運放
我們在這里所談?wù)摰?“未使用的運放” 不是指在芯片儲藏箱或防靜電袋中的運放;而是指在同一個封裝里面的多個運放中未被使用的部分。 最近論壇中的一個提問
-
Facebook首選ARM核心服務(wù)器電路板設(shè)計
【導(dǎo)讀】由Facebook主導(dǎo)的開放運算計劃(Open Compute Project，OCP )針對采用各種ARM核心或x86架構(gòu)服務(wù)器處理器的插板(plug-in board)發(fā)表一套規(guī)格標(biāo)準(zhǔn)，而包括Applied Micro Circuits與Calxeda等廠商，展示了符合新
-
PowerPCB電路板設(shè)計規(guī)范
1 概述本文檔的目的在于說明使用PADS的印制板設(shè)計軟件PowerPCB進(jìn)行印制板設(shè)計的流程和一些注意事項，為一個工作組的設(shè)計人員提供設(shè)計規(guī)范，方便設(shè)計人員之間進(jìn)行交流和相互
-
編解碼電路板設(shè)計指南
下述注意事項和要求是混合信號電路板設(shè)計中非常實用的指導(dǎo)原則。去耦與旁路圖 1 為電源去耦與旁路的實例,需要強(qiáng)調(diào)的是,在芯片的引腳處(或至少在距離引腳的幾個mm 內(nèi))必須安
-
確保信號完整性的電路板設(shè)計準(zhǔn)則
確保信號完整性的電路板設(shè)計準(zhǔn)則作者 John Powell 網(wǎng)友Blackmouse整理信號完整性 (SI) 問題解決得越早,設(shè)計的效率就越高,從而可避免在電路板設(shè)計完成之后才增加端接器件。
-
PCB電路板設(shè)計中 小小幾步別走錯
一般而言，設(shè)計電路板最基本的過程可以分為以下步驟。(1)電路原理圖的設(shè)計：電路原理圖的設(shè)計主要是PROTEL099的原理圖設(shè)計系統(tǒng)(AdvancedSchematic)來繪制一張電路原理圖。在這一過程中，要充分利用PROTEL99所提供的各
