-
基于FPGA的RBF神經(jīng)網(wǎng)絡的硬件實現(xiàn)
摘要：介紹了RBF神經(jīng)網(wǎng)絡，并采用CORDIC算法實現(xiàn)了其隱層非線性高斯函數(shù)的映射。同時，為縮減ROM表的存儲空間并提高查表效率，本設計還采用了基于STAM算法的非線性存儲。最后，以Altera公司開發(fā)的EDA工具QuarlusⅡ作
-
DSP設計流程
DSP設計流程
-
基于FPGA的H．264 DCT算法的硬件實現(xiàn)
摘要：二維離散余弦(DCT)在H．264視頻編碼中承擔者信號從時域到頻域變換的作用。在現(xiàn)場可編程邏輯門陣列(FPGA)上設計了高效的采用流水線結構的H．264 DCT硬件電路。首先，把二維4×4 DCT變換轉換成二次一維DCT變
-
μC／OS-II的多任務系統(tǒng)在SOPC中的硬件實現(xiàn)
本人在教學及科研實驗中，對基于μC/OS-II的多任務系統(tǒng)在SOPC中的設計總結出了具體實現(xiàn)方法。經(jīng)過實踐驗證，該方法簡單、可靠，值得推廣。1 μC/OS實時操作系統(tǒng)μC/OS-II是一個可移植、可裁剪、占先式、實時的
-
μC／OS-II的多任務系統(tǒng)在SOPC中的硬件實現(xiàn)
μC／OS-II的多任務系統(tǒng)在SOPC中的硬件實現(xiàn)
-
μC／OS-II的多任務系統(tǒng)在SOPC中的硬件實現(xiàn)
μC／OS-II的多任務系統(tǒng)在SOPC中的硬件實現(xiàn)
-
基于計算機網(wǎng)絡加密接口卡的硬件實現(xiàn)方案
【摘 要】本文根據(jù)作者的實際的開發(fā)過程，提出了一種切實可行的基于計算機網(wǎng)絡的橢圓曲線加密接口系 統(tǒng)。內容包括橢圓密碼體制的選擇、有效算法的設計和快速加、解密的硬件實現(xiàn)及雙端口共享器的設計。并且詳細闡述了
-
基于計算機網(wǎng)絡加密接口卡的硬件實現(xiàn)方案
基于計算機網(wǎng)絡加密接口卡的硬件實現(xiàn)方案
-
基于FPGA實現(xiàn)固定倍率的圖像縮放
摘要：基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設計為一個單元體的循環(huán)過程，在
-
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
-
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
-
一種新光伏MPPT算法及硬件實現(xiàn)和實用性分析
摘要：在分析了目前幾種比較主流的光伏電池最大功率點跟蹤(MPPT)算法的基礎上提出了一種新的光伏電池MPPT算法。利用PIC16F877單片機構建的最小系統(tǒng)控制的Buck電路，實現(xiàn)了新算法的實驗驗證，新算法較大地提高了MPPT控
-
H.264編碼器中亞像素運動估計的硬件實現(xiàn)
引言 運動估計就是在幀間預測時設法找到當前幀的像素(或圖像塊)是從上一幀圖像的什么位置移動過來的，以該位置上的像素(或圖像塊)作為預測依據(jù)，以此提高預測的準確性。由于H.264中的運動估計采用了一系列新技術
-
基于FPGA的實時中值濾波器硬件實現(xiàn)
針對高清圖像在中值濾波預處理過程中排序量多、速度慢的特點，提出適合鄰域圖像并行處理機的分塊存儲方法。在流水線結構下，1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運算，實現(xiàn)了高速、實時的1 920×1 080灰度圖像中值濾波器。
-
一種改進的圖像重組算法及其硬件實現(xiàn)
一種改進的圖像重組算法及其硬件實現(xiàn)
-
橢圓曲線加密的硬件實現(xiàn)
摘 要： 橢圓曲線加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強度的一種公鑰體制。在FPGA實現(xiàn)橢圓曲線加密系統(tǒng)時，基于GF(2)的多項式有限域中的乘法、求逆運算是其中的兩大難點。本文提供了一種橢圓曲
-
基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn)
摘要 介紹了在DSP基礎上，實現(xiàn)數(shù)字圖像的混沌加密及硬件實現(xiàn)方法。根據(jù)離散化和數(shù)字化處理技術，對三維Lorenz混沌系統(tǒng)作離散化處理，用C語言和DSP技術產(chǎn)生三維Lorenz混沌迭代序列，分別對數(shù)字圖像的紅、綠、藍三基色
-
基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn)
基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn)
-
基于LZW算法的數(shù)據(jù)無損壓縮硬件實現(xiàn)
基于LZW算法的數(shù)據(jù)無損壓縮硬件實現(xiàn)
-
基于FPGA的FFT算法硬件實現(xiàn)
設計了一種基于FPGA的1024點16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進行前一級4點蝶形運算，再進行本級與旋轉因子復乘運算的結構。合理地利用了硬件資源。對系統(tǒng)劃分的各個模塊使用Verilog HDL進行編碼設計。對整個系統(tǒng)整合后的代碼進行功能驗證之后，采用QuartusⅡ與Matlab進行聯(lián)合仿真，其結果是一致的。該系統(tǒng)既有DSP器件實現(xiàn)的靈活性又有專用FFT芯片實現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號處理領域有廣泛應用。
