-
基于ADSP2106X高速并行雷達(dá)數(shù)字信號處理系統(tǒng)設(shè)計
現(xiàn)代雷達(dá)的數(shù)字信號處理具有海量運(yùn)算需求的應(yīng)用背景，如巡航導(dǎo)彈末制導(dǎo)雷達(dá)地形匹配、合成孔徑雷達(dá)的成像處理、相控陣?yán)走_(dá)的時空二維濾波處理等領(lǐng)域。目前，單片DSP難以勝任許多信號處理系統(tǒng)的要求。
-
高速并行光互聯(lián)技術(shù)及其應(yīng)用
并行光互連技術(shù) 伴隨著數(shù)字化的進(jìn)程，數(shù)據(jù)的處理、存儲和傳輸?shù)玫搅孙w速的發(fā)展。高帶寬的需求使得短距互聯(lián)成了系統(tǒng)發(fā)展的瓶頸。受損耗和串?dāng)_等因素的影響，基于銅線的電互聯(lián)的高帶寬情況下的傳輸距離受到了限制，
-
基于FPGA高速并行采樣技術(shù)的研究
摘要：介紹一種基于四通道ADC的高速交錯采樣設(shè)計方法以及在FPGA平臺上的實(shí)現(xiàn)。著重闡述四通道高速采樣時鐘的設(shè)計與實(shí)現(xiàn)、高速數(shù)據(jù)的同步接收以及采樣數(shù)據(jù)的校正算法。實(shí)驗(yàn)及仿真結(jié)果表明，同步數(shù)據(jù)采集的結(jié)構(gòu)設(shè)計和預(yù)
-
高速并行RS解碼器
高速并行RS解碼器
-
時鐘分配芯片 在高速并行數(shù)據(jù)采集中的應(yīng)用
1 經(jīng)典采樣理論 模擬世界與數(shù)字世界相互轉(zhuǎn)換的理論基礎(chǔ)是抽樣定理。抽樣定理告訴我們，如果是帶限的連續(xù)信號，且樣本取得足夠密(采樣率ωs≥2ωM)，那么該信號就能唯一地由其樣本值來表征，且能從這些樣本值完
-
高速并行Reed-Solomon編解碼器
高速并行Reed-Solomon編解碼器
-
DSP與串行A/D組成的高速并行數(shù)據(jù)采集系統(tǒng)
根據(jù)高速定點(diǎn)DSP芯片TMS320VC5402的多通道緩沖串口特點(diǎn)和串行A/D轉(zhuǎn)換芯片TLV1572的工作特性，提出了兩片串行A/D和一片DSP串口的通信方案。該系統(tǒng)充分利用了DSP的兩個緩沖串口，可以使兩路A/D轉(zhuǎn)換數(shù)據(jù)高速并行傳輸。同時文中給出了系統(tǒng)的硬件原理圖和軟件設(shè)計的部分關(guān)鍵程序。
-
DSP與串行A/D組成的高速并行數(shù)據(jù)采集系統(tǒng)
根據(jù)高速定點(diǎn)DSP芯片TMS320VC5402的多通道緩沖串口特點(diǎn)和串行A/D轉(zhuǎn)換芯片TLV1572的工作特性，提出了兩片串行A/D和一片DSP串口的通信方案。該系統(tǒng)充分利用了DSP的兩個緩沖串口，可以使兩路A/D轉(zhuǎn)換數(shù)據(jù)高速并行傳輸。同時文中給出了系統(tǒng)的硬件原理圖和軟件設(shè)計的部分關(guān)鍵程序。
fubingo
11944951abc
anzidage
xlhtracy007
無敵小璐璐
xlhtracy
