-
NVIDIA與IMEC共同研發(fā)先進CMOS工藝
近日比利時注明的獨立微電子研究機構(gòu)IMEC近日宣布與NVIDIA達成合作協(xié)議，共同致力于先進CMOS工藝的研發(fā)。簽署這份為期三年的協(xié)議后，NVIDIA將成為IMEC的InSite核心級別無工廠合作伙伴，能在第一時間為自己的下一代產(chǎn)
-
基于0．5μm CMOS工藝的一款新型BiCMOS集成運算放大器設(shè)計
摘要：為了提高運算放大器的驅(qū)動能力，依據(jù)現(xiàn)有CMOS集成電路生產(chǎn)線，介紹一款新型BiCMOS集成運算放大電路設(shè)計，探討B(tài)iCMOS工藝的特點。在S-Edit中進行“BiCMOS運放設(shè)計”電路設(shè)計，并對其電路各個器件參數(shù)
-
臺積電宣布啟動百億美元18英寸晶圓廠計劃
臺積電上周末宣布百億美元的18英寸晶圓廠投資計劃，現(xiàn)任12英寸廠總廠長、副總經(jīng)理王建光將主導(dǎo)這一計劃。臺積電設(shè)想2013年可以在臺中15廠導(dǎo)入一條18英寸試驗線，2015年實現(xiàn)量產(chǎn)。臺積電是半導(dǎo)體代工廠中唯一高調(diào)支持
-
臺積電宣布啟動百億美元18英寸晶圓廠計劃 設(shè)想2013年導(dǎo)入試驗線2015年量產(chǎn)
臺積電上周末宣布百億美元的18英寸晶圓廠投資計劃，現(xiàn)任12英寸廠總廠長、副總經(jīng)理王建光將主導(dǎo)這一計劃。臺積電設(shè)想2013年可以在臺中15廠導(dǎo)入一條18英寸試驗線，2015年實現(xiàn)量產(chǎn)。臺積電是半導(dǎo)體代工廠中唯一高調(diào)支持
-
0.6μmCMOS工藝全差分運算放大器的設(shè)計
本文給出了一種低電壓全差分套筒式運算放大器的設(shè)計方法，同時對該設(shè)計方法進行了仿真，從仿真結(jié)果可以看出，在保證高增益、低功耗的同時，該設(shè)計還可以滿足20 MHz流水線模數(shù)轉(zhuǎn)換器中運放的設(shè)計要求。
-
一種基于CMOS工藝的電荷泵鎖相環(huán)芯片的設(shè)計
隨著大規(guī)模集成電路技術(shù)的發(fā)展與成熟，CMOS工藝以其低成本、低功耗、高集成度的優(yōu)點使得采用CMOS工藝實現(xiàn)高性能集成鎖相環(huán)具有十分重要的意義和廣闊的前景。
-
基于CMOS工藝的鋸齒波振蕩電路的設(shè)計
本文以比較器為基本電路，采用恒流源充放電技術(shù)，設(shè)計了一種基于1.0μm CMOS工藝的鋸齒波振蕩電路，并對其各單元組成電路的設(shè)計進行了闡述。同時利用Cadence Hspice仿真工具對電路進行了仿真模擬，結(jié)果表明，鋸
-
基于CMOS工藝的鋸齒波振蕩電路的設(shè)計
本文以比較器為基本電路，采用恒流源充放電技術(shù)，設(shè)計了一種基于1.0μm CMOS工藝的鋸齒波振蕩電路，并對其各單元組成電路的設(shè)計進行了闡述。同時利用Cadence Hspice仿真工具對電路進行了仿真模擬，結(jié)果表明，鋸
-
GSA硅片代工價格Q2下降
按全球半導(dǎo)體聯(lián)盟GSA經(jīng)過調(diào)查后的報道，全球2010年Q2的硅片代工價格與上個季度相比下降。為了支持與促進半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，一家非盈利組織GSA的報告，用于CMOS制造的200mm直徑代工硅片的中間價格環(huán)比下降9.5％，而同
-
GSA硅片代工價格Q2下降
按全球半導(dǎo)體聯(lián)盟GSA經(jīng)過調(diào)查后的報道，全球2010年Q2的硅片代工價格與上個季度相比下降。為了支持與促進半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，一家非盈利組織GSA的報告，用于CMOS制造的200mm直徑代工硅片的中間價格環(huán)比下降9.5％，而同
-
超小型單級放大器LNA（特瑞仕）
特瑞仕半導(dǎo)體 (TOREX SEMICONDUCTOR LTD.) 推出采用CMOS工藝，適用于GPS之超小型單級放大器1.6GHz LNA(低噪聲放大器)XC2401A8167R-G。特瑞仕半導(dǎo)體為擴充適用於GPS之LNA產(chǎn)品陣容，采用CMOS工藝，開發(fā)了低噪聲、超小型
-
基于3GHz CMOS低噪聲放大器優(yōu)化設(shè)計
摘 要： 基于0.18 μm CMOS工藝，采用共源共柵源極負反饋結(jié)構(gòu)，設(shè)計了一種3 GHz低噪聲放大器電路。從阻抗匹配及噪聲優(yōu)化的角度分析了電路的性能，提出了相應(yīng)的優(yōu)化設(shè)計方法。仿真結(jié)果表明，該放大器具有良好的性能
-
如何用LNA改善GPS的靈敏度
在GPS應(yīng)用中，通常需要在天線的附近放置LNA(低噪聲放大器)，這是因為從GPS衛(wèi)星接收到的GPS信號非常微弱，需要LNA將它放大。要實現(xiàn)這個目的，可以使用一段式LNA(大約15dB)或者兩段式LNA(大約27dB)。采用兩段式LNA可以
-
通過標準CMOS工藝制造MEMS，西班牙Baolab啟動新業(yè)務(wù)
采用LSI多層布線工藝形成MEMS的驅(qū)動部分（下）。數(shù)據(jù)由西班牙Baolab Microsystems, S.L.提供。(點擊放大) 制成的MEMS開關(guān)驅(qū)動部分。數(shù)據(jù)由西班牙Baolab Microsystems, S.L.提供。(點擊放大) 西班牙Baolab Microsyst
-
安華高在40nm CMOS工藝上實現(xiàn)25Gbps的SerDes內(nèi)核
Avago Technologies(安華高科技)宣布，已經(jīng)在40nm CMOS工藝技術(shù)上達到25Gbps的SerDes性能表現(xiàn)，這個里程碑是Avago長久以來ASIC知識產(chǎn)權(quán)(IP, Intellectual Property)性能突破歷程上的另一項重要成就。Avago是為通信、
-
基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法
基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法
-
東芝20nm級體硅CMOS工藝獲突破
東芝公司今天在美國馬里蘭州巴爾的摩市舉行的IEDM半導(dǎo)體技術(shù)會議上宣布，其20nm級CMOS工藝技術(shù)獲得了重大突破，開啟了使用體硅CMOS工藝制造下一代超大規(guī)模集成電路設(shè)備的大門，成為業(yè)界首個能夠投入實際生產(chǎn)的20nm級
-
0．6μm CMOS工藝全差分運算 放大器的設(shè)計
0 引言 運算放大器是數(shù)據(jù)采樣電路中的關(guān)鍵部分，如流水線模數(shù)轉(zhuǎn)換器等。在此類設(shè)計中，速度和精度是兩個重要因素，而這兩方面的因素都是由運放的各種性能來決定的。 本文設(shè)計的帶共模反饋的兩級高增益運
-
1.6GHz低噪聲放大器（特瑞仕）
特瑞仕半導(dǎo)體在業(yè)內(nèi)率先開發(fā)了采用CMOS工藝，用于GPS的1.6GHz LNA（低噪聲放大器）。目前大部分LNA產(chǎn)品皆是采用GaAs、SiGe工藝，但是，近年來隨著無線電儀器需求量的增加，LNA的制造工藝也從以往的技術(shù)，向擁有充足生
Davy楷
1122徐
gck_2009
之一知足
之一知足
之一知足
之一知足
之一知足
pangkitty
tongpcb
eengrzh
fortaczx
lyp123010
lenjohn0591
nikel
weldon116
cai_mouse
cai_mouse
cai_mouse
cai_mouse
