PLL
-
直流電機(jī)的PLL控制（二）
-
基于DDS+PLL的X—Band信號源設(shè)計(jì)
摘要：將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵PLL的混合頻率合成方案完成了X波段微波變頻信號源的設(shè)計(jì)，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實(shí)機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗(yàn)和測試。結(jié)果表
-
Cosmic Circuits為ARM提供PLLs
Cosmic Circuits,日前宣布為ARM提供用于在多個(gè)技術(shù)節(jié)點(diǎn)評估標(biāo)準(zhǔn)單元庫的PLL解決方案。S2C公司是Cosmic在中國的正式代理商。Cosmic Circuits提供納米技術(shù)節(jié)點(diǎn)差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、用于
-
Cosmic Circuits為ARM提供PLLs
21ic訊 Cosmic Circuits,日前宣布為ARM提供用于在多個(gè)技術(shù)節(jié)點(diǎn)評估標(biāo)準(zhǔn)單元庫的PLL解決方案。S2C公司是Cosmic在中國的正式代理商。Cosmic Circuits提供納米技術(shù)節(jié)點(diǎn)差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、
-
ADI推出新型微波PLL頻率合成器
21ic訊 Analog Devices, Inc. (ADI)，最近推出一款 PLL（鎖相環(huán)）頻率合成器 ADF41020，它可以用在無線接收機(jī)和發(fā)射機(jī)的上變頻和下變頻部分，實(shí)現(xiàn)高達(dá) 18 GHz 的本振。 ADF41020提供極高的帶寬，設(shè)計(jì)中可以無需倍頻器
-
基于PLL技術(shù)的電源管理設(shè)計(jì)
摘要 鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供"本振"（LO）功能；也可用于時(shí)鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時(shí)鐘源。由于每一代
-
基于PLL技術(shù)的電源管理設(shè)計(jì)
摘要 鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供"本振"（LO）功能；也可用于時(shí)鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時(shí)鐘源。由于每一代
-
Linea推出高性能整數(shù)N頻率合成器LTC6946
21ic訊 凌力爾特公司 (Linear Technology Corporation) 推出一個(gè)具集成型 VCO 的高性能整數(shù) N 頻率合成器系列中的首款器件 LTC6946，該器件可提供 -226dBc/Hz 歸一化閉環(huán)帶內(nèi)相位噪聲、絕佳的 -274dBc/Hz 歸一化帶內(nèi)
-
DS314xx時(shí)鐘同步IC升級工作于1Hz輸入時(shí)鐘
摘要：本應(yīng)用筆記介紹如何對Maxim的DS314xx時(shí)鐘同步IC進(jìn)行現(xiàn)場升級，使其接受并鎖定至1Hz輸入時(shí)鐘信號。文章探討了少數(shù)情況下對1Hz時(shí)鐘監(jiān)測功能及系統(tǒng)軟件支持的需求。基于這些考慮，系統(tǒng)利用DS314xx器件構(gòu)建標(biāo)準(zhǔn)的
-
基于FPGA的DDS+DPLL跳頻信號源設(shè)計(jì)
摘要：針對跳頻通信系統(tǒng)有固有噪聲的特點(diǎn)，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn)，并采用Altera公司的Quartus-Ⅱ_10．1軟件進(jìn)行設(shè)計(jì)綜合，提出了一種新型的跳頻信號源。結(jié)果表明，該設(shè)計(jì)中DPLL時(shí)鐘可達(dá)到12
-
基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì)
摘要：介紹了一種頻率合成技術(shù)的設(shè)計(jì)與實(shí)現(xiàn)，基于DDS與PLL的技術(shù)產(chǎn)生高頻信號頻率。該頻率合成器由高性能DDS芯片AD9852與鎖相環(huán)芯片ADF4360-7構(gòu)成。該方案控制簡單、編程靈活、可靠性高，且產(chǎn)生的信號具有輸出頻率高
-
基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì)
基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì)
-
實(shí)用模擬BIST的基本原則
引言 大多數(shù)IC設(shè)計(jì)工程師都了解數(shù)字BIST的工作原理。它用一個(gè)LFSR（線性反饋移位寄存器）生成偽隨機(jī)的位模式，并通過臨時(shí)配置成串行移位寄存器的觸發(fā)器，將這個(gè)位模式加到待測電路上。數(shù)字BIST亦用相同的觸發(fā)器
-
發(fā)射應(yīng)用中多個(gè)高速、復(fù)用DAC的同步
摘要：該篇應(yīng)用筆記給出了多個(gè)具有多路輸入或集成內(nèi)插濾波器的高速復(fù)用數(shù)模轉(zhuǎn)換器(DAC)的同步方法。這樣的DAC用于I/Q上變頻器或數(shù)字波束成形發(fā)射器中。這些DAC可提供數(shù)據(jù)時(shí)鐘輸出用于與數(shù)據(jù)源的同步。 概述在很多
-
實(shí)用模擬BIST的基本原則
引言 大多數(shù)IC設(shè)計(jì)工程師都了解數(shù)字BIST的工作原理。它用一個(gè)LFSR（線性反饋移位寄存器）生成偽隨機(jī)的位模式，并通過臨時(shí)配置成串行移位寄存器的觸發(fā)器，將這個(gè)位模式加到待測電路上。數(shù)字BIST亦用相同的觸發(fā)器
-
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問題
在任何高速數(shù)字電路設(shè)計(jì)中，處理噪聲和電磁干擾(EMI)都是一個(gè)必然的挑戰(zhàn)。處理音視頻和通信信號的數(shù)字信號處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降
-
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問題
在任何高速數(shù)字電路設(shè)計(jì)中，處理噪聲和電磁干擾(EMI)都是一個(gè)必然的挑戰(zhàn)。處理音視頻和通信信號的數(shù)字信號處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降
-
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問題
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問題
-
ADI推出用于無線通信系統(tǒng)的PLL頻率合成器ADF4351
21ic訊 Analog Devices, Inc. (ADI)，最近推出一款用于無線通信系統(tǒng)的 PLL（鎖相環(huán)）頻率合成器 ADF4351，它實(shí)現(xiàn)了集成度、性能、靈活性與頻率范圍的業(yè)界最佳組合。就單個(gè) RF器件而言，它支持最寬的連續(xù)頻率范圍。 A
-
PLL VCO 技術(shù)總結(jié)
鎖相環(huán)通常由鑒相器（PD,Phase Detector）、環(huán)路濾波器（LF,Loop Filter）和壓控振蕩器（VCO,Voltage Controlled Oscillator）三部分組成。目前常用鎖相環(huán)有整數(shù)分頻和小數(shù)分頻兩種。衡量鎖相環(huán)性能的主要指標(biāo)包括輸
