詳細(xì)討論了在MAX plusⅡ開發(fā)平臺(tái)下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場可編程門陣列(FP-GA)時(shí)常見的三個(gè)問題:等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。
詳細(xì)討論了在MAX plusⅡ開發(fā)平臺(tái)下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場可編程門陣列(FP-GA)時(shí)常見的三個(gè)問題:等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。
本文在闡述卷積 碼編解碼器基本工作原理的基礎(chǔ)上,提出了在MAX+PlusⅡ開發(fā)平臺(tái)上基于VHDL語言設(shè)計(jì) (2,1,6)卷 積碼編解碼器的方法。仿真實(shí)驗(yàn)結(jié)果表明了該編解碼器的正確性和合理性。
本文利用VHDL語言在CPLD上實(shí)現(xiàn)了串行通信,完全可以脫離單片機(jī)使用,克服了單片機(jī)的許多缺點(diǎn)。