1 引言 隨著電子系統(tǒng)的不斷發(fā)展,芯片間以及板間的數(shù)據(jù)傳輸需求也在不斷增長(zhǎng),傳統(tǒng)的單端并行數(shù)據(jù)傳輸模式早已不能滿(mǎn)足現(xiàn)在高帶寬應(yīng)用的要求。USB 3.0、SA
Virtex-5 LXT 平臺(tái)為創(chuàng)建占位空間更小的系統(tǒng)級(jí)多端口1Gbps 和10Gbps TCP卸載引擎 (TOE) 奠定基礎(chǔ)
0 引言PCI Express總線是新一代的I/O局部總線標(biāo)準(zhǔn),是取代PCI總線的革命性總線架構(gòu)。PCI總線曾經(jīng)是PC體系結(jié)構(gòu)發(fā)展史上的一個(gè)里程碑,但是隨著技術(shù)的不斷發(fā)展,新涌現(xiàn)出的一
二十多年來(lái),F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn),可將一種可再編程的門(mén)海用于數(shù)字信號(hào)處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法
以太網(wǎng)是一個(gè)占據(jù)絕對(duì)優(yōu)勢(shì)的固線連接標(biāo)準(zhǔn)。Xilinx® Virtex™-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專(zhuān)用的以太網(wǎng)功能,它和 Virtex-5 RocketIO™ GT
在許多電路設(shè)計(jì)中,會(huì)涉及到可變時(shí)鐘的問(wèn)題。比如:一個(gè)FPGA和A/D采集芯片組成的采集卡,要求A/D采樣時(shí)鐘可變,F(xiàn)PGA對(duì)采樣數(shù)據(jù)進(jìn)行處理,為保證數(shù)據(jù)的準(zhǔn)確率,首先要對(duì)A/D輸
【導(dǎo)讀】FPGA多樣化平臺(tái)延伸應(yīng)用空間 不同于其他半導(dǎo)體產(chǎn)品,F(xiàn)PGA(現(xiàn)場(chǎng)可編程門(mén)陣列)產(chǎn)業(yè)近幾年增長(zhǎng)速度一直都快于半導(dǎo)體行業(yè)的增長(zhǎng)速度。Gartner Dataquest預(yù)測(cè),2010年FPGA和其他可編程邏輯器件(PLD)市場(chǎng)將
【導(dǎo)讀】65nm FPGA成功量產(chǎn),賽靈思VIRTEX-5 FPGA系列領(lǐng)跑市場(chǎng) 日前,賽靈思公司( Xilinx, Inc.)隆重宣布,其屢獲殊榮的 65nm Virtex-5 FPGA 系列兩款器件 LX50 和 LX50T 最先實(shí)現(xiàn)量產(chǎn)。自 2006 年 5 月
【導(dǎo)讀】賽靈思推出65nm FPGA一周年:VIRTEX-5 FPGA率先實(shí)現(xiàn)量產(chǎn) 賽靈思公司日前隆重宣布,其屢獲殊榮的65nm Virtex-5 FPGA系列兩款器件LX50 和 LX50T最先實(shí)現(xiàn)量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平
【導(dǎo)讀】安富利在亞洲發(fā)布全新的Virtex-5 開(kāi)發(fā)工具套件 安富利公司旗下安富利電子元件部發(fā)布Xilinx® VirtexTM-5 LXT/SXT 開(kāi)發(fā)工具套件,這種完整的開(kāi)發(fā)平臺(tái)可用來(lái)設(shè)計(jì)和驗(yàn)證基于Xilinx Virtex-5 LXT 和 S
【導(dǎo)讀】賽靈思65nm Virtex-5 FXT榮獲中國(guó)電子業(yè)界兩項(xiàng)大獎(jiǎng) 全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx Inc. )今天宣布,在《電子設(shè)計(jì)技術(shù)》(EDN China)雜志社于2008 年 11 月6日在深圳舉辦的創(chuàng)新大會(huì)上
以FPGA為基礎(chǔ)的多模無(wú)線基站
Virtex-5 FPGA架構(gòu)經(jīng)優(yōu)化,可利用LabVIEW FPGA模塊中的單周期定時(shí)循環(huán)更快速、更有效地運(yùn)行。實(shí)現(xiàn)FPGA芯片內(nèi)部的數(shù)字邏輯的基本構(gòu)建模塊被稱(chēng)為slice,每個(gè)slice由多個(gè)觸發(fā)器和查詢(xún)表(LUT)組成。上一代的Virtex-II FP
疑問(wèn)描述FPGA 架構(gòu)中的 SRL16 和觸發(fā)器是通過(guò) GWE(全局寫(xiě)使能)信號(hào)來(lái)釋放的,該信號(hào)允許這些同步元件在配置完成后改變狀態(tài)。GWE 是緊接配置后啟動(dòng)過(guò)程的一部分。GWE 會(huì)為配置時(shí)鐘同步釋放 SRL16 和 觸發(fā)器,并且會(huì)
疑問(wèn)描述FPGA 架構(gòu)中的 SRL16 和觸發(fā)器是通過(guò) GWE(全局寫(xiě)使能)信號(hào)來(lái)釋放的,該信號(hào)允許這些同步元件在配置完成后改變狀態(tài)。GWE 是緊接配置后啟動(dòng)過(guò)程的一部分。GWE 會(huì)為配置時(shí)鐘同步釋放 SRL16 和 觸發(fā)器,并且會(huì)
引言 隨著USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出引起了業(yè)界對(duì)高速差分串行數(shù)據(jù)傳輸?shù)臒o(wú)限憧憬。為了解決下一代無(wú)線通信基站中多天線(MIMO)信號(hào)處理所帶
引言 隨著USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出引起了業(yè)界對(duì)高速差分串行數(shù)據(jù)傳輸?shù)臒o(wú)限憧憬。為了解決下一代無(wú)線通信基站中多天線(MIMO)信號(hào)處理所帶
基于Virtex-5的PCI-Express總線接口設(shè)計(jì)和實(shí)現(xiàn)
基于Virtex-5的PCI-Express總線接口設(shè)計(jì)和實(shí)現(xiàn)
LTE系統(tǒng)的無(wú)線接入部分Node-B,是連接無(wú)線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無(wú)法監(jiān)測(cè)和測(cè)試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線電接口,才能有效地測(cè)試LTE網(wǎng)絡(luò)元件。