VIVADO

關(guān)注人關(guān)注

我要報錯

Xilinx Vivado設(shè)計套件加速集成和系統(tǒng)級設(shè)計繼續(xù)領(lǐng)先一代

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布，其業(yè)界首款可編程SoC級增強型Vivado™設(shè)計套件的最新版本在生產(chǎn)力方面

嵌入式動態(tài)
2016-02-21

vivado Xilinx 技術(shù)前沿
Xilinx Vivado 2015.3 運用 IP子系統(tǒng)將設(shè)計提升至新高

21ic訊賽靈思發(fā)布 Vivado® Design Suite2015.3版本。這一新版本通過支持設(shè)計團隊利用最新針對市場量身定制的即插即用型 IP 子系統(tǒng)在更高的抽象層上工作，使得平臺和系

嵌入式動態(tài)
2015-10-13

子系統(tǒng) IP VIVADO Xilinx
Xilinx 宣布Vivado設(shè)計套件開始支持16nm UltraScale+產(chǎn)品早期試用

支持現(xiàn)在即可利用量產(chǎn)級的芯片性能、完善的工具及IP立即啟動開發(fā)賽靈思公司今天宣布，Vivado設(shè)計套件開始支持包括Zynq UltraScale+和Kintex UltraScale+器件在內(nèi)的16nm Ul

嵌入式動態(tài)
2015-07-24

廠商動態(tài) vivado Xilinx
揭開未擴展時鐘的秘密

時鐘擴展對使用賽靈思Vivado設(shè)計套件的工程師來說是一個很大的挑戰(zhàn)，但不是一個不可逾越的障礙。隨著越來越多的賽靈思用戶開始使用Vivado®設(shè)計套件，部分用戶對未擴展時鐘表示困惑。那么什么是未擴展時鐘呢?他們

電子設(shè)計自動化
2015-06-20

時鐘擴展 vivado
Xilinx發(fā)布Vivado 2015.1版加速系統(tǒng)驗證

新版套件包括Vivado實驗室版本、加速仿真流程、交互式CDC分析和先進的SDK系統(tǒng)性能分析21ic訊賽靈思公司(Xilinx, Inc. )今天宣布推出可加速系統(tǒng)驗證的Vivado®設(shè)計套件2015.1版。該版本具備多項可加速全可編程FP

電子設(shè)計自動化
2015-05-05

2015.1 vivado Xilinx
用Xilinx Vivado HLS實現(xiàn)浮點復(fù)數(shù)QRD矩陣分解

在數(shù)字信號處理領(lǐng)域，如自適應(yīng)濾波、DPD系數(shù)計算、MIMO Decoder等，常常需要矩陣解方程運算以獲得其系數(shù)，因此需對矩陣進行求逆運算。然而，由于直接對矩陣求逆會導(dǎo)致龐大的運算量，所以在實際工程中往往需要先將矩

電子設(shè)計自動化
2015-04-27

hls qrd矩陣 vivado Xilinx
嘗試通過算法重構(gòu)和Vivado HLS生成高效的處理流水線

通過用于重構(gòu)高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。如果您正在努力開發(fā)計算內(nèi)核，而且采用常規(guī)內(nèi)存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado設(shè)計套件高層次

電子設(shè)計自動化
2015-04-14

賽靈思算法重構(gòu) vivado
用Vivado IPI和賽靈思IP實現(xiàn)更快速的設(shè)計輸入

本文將介紹如何優(yōu)化賽靈思內(nèi)核以便在CPRI遠程無線電頭端設(shè)計中使用Vivado IPI。新型基于FPGA的設(shè)計使用IP核的數(shù)量和種類日趨繁多。Vivado®設(shè)計套件中的IP集成器 (IPI) 工具和賽靈思通信IP讓設(shè)計人員能夠更加輕松

電子設(shè)計自動化
2014-12-18

賽靈思 IP PI VIVADO
Vivado設(shè)計套件提升設(shè)計生產(chǎn)力的九大優(yōu)勢

您的開發(fā)團隊是否需要在極短的時間內(nèi)打造出既復(fù)雜又富有競爭力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM處理系統(tǒng)、可編程模擬混合信號(AMS)子系統(tǒng)

電子設(shè)計自動化
2014-12-16

賽靈思 IP VIVADO PROGRAMMABLE
FPGA 101：用Vivado HLS為軟件提速

在編寫軟件時，您有沒有遇到過無論怎么努力編碼，軟件都不能按您期望的速度運行?我遇到過。您有沒有想過，“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個定制處理器或定制硬件?”畢竟，您的應(yīng)用

電子設(shè)計自動化
2014-09-10

軟件 FPGA VIVADO MATRIX
Xilinx向All Programmable解決方案供貨商邁進

【導(dǎo)讀】除了在FPGA技術(shù)上不斷的創(chuàng)新，Xilinx未來策略將朝向更智能的All Programmable解決方案供貨商邁進。摘要：除了在FPGA技術(shù)上不斷的創(chuàng)新，Xilinx未來策略將朝向更智能的All Programmable解決方案供貨商邁

半導(dǎo)體
2014-06-06

SoC VIVADO PROGRAMMABLE Xilinx
賽靈思致力向智能系統(tǒng)解決方案提供商轉(zhuǎn)型

【導(dǎo)讀】賽靈思在努力向智能的系統(tǒng)解決方案提供商轉(zhuǎn)型，Smarter Network 和 Smarter Vision正是這種轉(zhuǎn)型之作，此外通過引入更強大的設(shè)計平臺Vivado，讓客戶的產(chǎn)品設(shè)計可以更輕松的實現(xiàn)。摘要：賽靈思在努力向智

半導(dǎo)體
2014-06-06

智能系統(tǒng) 賽靈思 VIVADO SMARTER
賽靈思Vivado設(shè)計套件支援SoC開發(fā)環(huán)境

賽靈思(Xilinx)推出支援SoC加強型開發(fā)環(huán)境的Vivado設(shè)計套件2014.1版。全新版本的Vivado設(shè)計套件可為UltraFast設(shè)計方法增加自動化功能，并可為所有元件提供平均快25%的執(zhí)行時間和5%的效能提升。此外，2014.1版另一項新

半導(dǎo)體
2014-04-24

SoC 賽靈思 VIVADO Xilinx
賽靈思推Vivado 2014.1版，運行時間平均縮短達25%

賽靈思公司昨日宣布推出Vivado設(shè)計套件2014.1版，這是業(yè)界唯一一款SoC增強型開發(fā)環(huán)境。該版本增加了UltraFast設(shè)計方法的自動化功能，讓所有器件的運行時間平均縮短達25%，性能提升5%。此外，2014.1版本還在Vivado H

電子設(shè)計自動化
2014-04-18

賽靈思 IP VIVADO ULTRAFAST
Xilinx發(fā)布Vivado 2014.1版大幅提升生產(chǎn)力

21ic訊 All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.;NASDAQ:XLNX)今天宣布推出Vivado®設(shè)計套件2014.1版，這是業(yè)界唯一一款SoC增強型開發(fā)環(huán)境。該版本增加了UltraFast™設(shè)計方法的自

電子設(shè)計自動化
2014-04-17

賽靈思 VIVADO ULTRAFAST Xilinx
Xilinx Vivado設(shè)計套件加入UltraFast

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布針對其Vivado設(shè)計套件推出UltraFast™設(shè)計方法。這套綜合性的設(shè)計方法能

嵌入式硬件
2014-03-27

賽靈思 VIVADO ULTRAFAST Xilinx
賽靈思20nm UltraScale完整產(chǎn)品陣列浮現(xiàn) 密度再次翻倍

以All Programmable核心架構(gòu)體系和高性能密度著稱的賽靈思，再次在20nm重要節(jié)點發(fā)力，近日發(fā)布了完整的20nm All Programmable UltraScale產(chǎn)品系列陣容，而且已經(jīng)開始發(fā)貨其中一款器件，同時具備相關(guān)文檔、選型表以及

21ic專訪
2013-12-25

FPGA 賽靈思 VIVADO ULTRASCALE
Xilinx公司“領(lǐng)先一代”大事記

今天，Xilinx宣布擁有ASIC級架構(gòu)和ASIC增強型設(shè)計方案的20nm All Programmable UltraScale產(chǎn)品系列面世，Xilinx將業(yè)界最大容量器件容量翻番，達到440萬個邏輯單元，密度優(yōu)勢領(lǐng)先競爭對手整整一代公司轉(zhuǎn)型大事記 ——

消費電子
2013-12-13

器件 VIVADO PROGRAMMABLE Xilinx
賽靈思Vivado設(shè)計套件內(nèi)建自動化關(guān)鍵功能

賽靈思(Xilinx)發(fā)布Vivado Design Suite 2013.3版本，提供全新的UltraFast設(shè)計方法、加強型隨插即用矽智財(IP)的配置、整合與驗證功能，以及局部重新配置(Partial Reconfiguration)功能。Vivado設(shè)計套件與賽靈思的Al

半導(dǎo)體
2013-10-30

自動化賽靈思 VIVADO DESIGN
XilinxVivado設(shè)計套件加入全新UltraFast設(shè)計方法

北京2013年10月28日電 /美通社/ --All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司今天宣布針對其Vivado設(shè)計套件推出UltraFast設(shè)計方法。這套綜合性的設(shè)計方法能幫助采用Vivado設(shè)計套件的設(shè)計團隊加速設(shè)計進程

半導(dǎo)體
2013-10-29

賽靈思 VIVADO ULTRAFAST Xilinx

VIVADO

Xilinx Vivado設(shè)計套件加速集成和系統(tǒng)級設(shè)計繼續(xù)領(lǐng)先一代

Xilinx Vivado 2015.3 運用 IP子系統(tǒng)將設(shè)計提升至新高

Xilinx 宣布Vivado設(shè)計套件開始支持16nm UltraScale+產(chǎn)品早期試用

揭開未擴展時鐘的秘密

Xilinx發(fā)布Vivado 2015.1版加速系統(tǒng)驗證

用Xilinx Vivado HLS實現(xiàn)浮點復(fù)數(shù)QRD矩陣分解

嘗試通過算法重構(gòu)和Vivado HLS生成高效的處理流水線

用Vivado IPI和賽靈思IP實現(xiàn)更快速的設(shè)計輸入

Vivado設(shè)計套件提升設(shè)計生產(chǎn)力的九大優(yōu)勢

FPGA 101：用Vivado HLS為軟件提速

Xilinx向All Programmable解決方案供貨商邁進

賽靈思致力向智能系統(tǒng)解決方案提供商轉(zhuǎn)型

賽靈思Vivado設(shè)計套件支援SoC開發(fā)環(huán)境

賽靈思推Vivado 2014.1版，運行時間平均縮短達25%

Xilinx發(fā)布Vivado 2014.1版大幅提升生產(chǎn)力

Xilinx Vivado設(shè)計套件加入UltraFast

賽靈思20nm UltraScale完整產(chǎn)品陣列浮現(xiàn) 密度再次翻倍

Xilinx公司“領(lǐng)先一代”大事記

賽靈思Vivado設(shè)計套件內(nèi)建自動化關(guān)鍵功能

XilinxVivado設(shè)計套件加入全新UltraFast設(shè)計方法

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻