高速ADC時(shí)鐘jitter對(duì)信噪比和有效位數(shù)的影響
高速ADC時(shí)鐘jitter求解
?
?? 高速ADC的時(shí)鐘jitter會(huì)影響高速ADC的信噪比SNR,而信噪比決定了模擬前端輸入的有效范圍。所以需要先確定模擬前端的有效輸入范圍,然后確定應(yīng)該滿足的SNR,然后推導(dǎo)出時(shí)鐘jitter。
一、模擬前端動(dòng)態(tài)輸入范圍和有效位ENOB的關(guān)系??????????????????????????????????????
假設(shè)ADC的最大輸入幅度是Vpp(單位V),分辨率位數(shù)N位,有效位數(shù)ENOB位。
?? 有效位數(shù)ENOB是ADC的N位分辨率中實(shí)際有用的位數(shù)。N位ADC理論最小分辨率滿足
然而如果ADC的噪聲信號(hào)大于1LSB,則ADC采樣信號(hào)的N位表示中并不是每一位都能表示采樣信號(hào),所以實(shí)際的分辨率位數(shù)會(huì)小于N,實(shí)際的分辨率位數(shù)我們稱為有效位數(shù)ENOB。因此對(duì)于ADC來說,更加有效的參數(shù)是ENOB,而不是N,ADC實(shí)際的最小分辨率應(yīng)該為:
ADC的模擬輸入動(dòng)態(tài)范圍為(VppMin,VppMax),VppMin和VppMax使用下面公式計(jì)算
模擬輸入的幅度寬度:
VppMax-VppMin=6.02ENOB
二、有效位ENOB、信噪比SNR、信納比SINAD,總諧波失真THD之間的關(guān)系
2.1、SNR
SNR的定義是信號(hào)幅度均方根與噪聲幅度均方根的比值。假設(shè)信號(hào)幅度均方根是S,噪聲均方根是N,則
2.3、SINAD
SINAD是信號(hào)幅度均方根與所有其它頻譜成分(包括諧波但不含直流)的和方根的平均值之比。假設(shè)信號(hào)諧波幅度均方根是N,則
2.2、THD
THD指的是基波信號(hào)的均方根值與其諧波(一般僅前5次諧波比較重要)的和方根的平均值之比。假設(shè)2次、3次、4次以上的和諧波失真分別為HD2,HD3,HDn,總諧波失真是D,則THD可以用下面公式求解:
有些ADC的datasheet提供里THD的值,但是也有一些沒有直接提供THD值得,沒有提供THD值得可以使用HD2,HD3,HDn計(jì)算。
2.4ENOB、SNR、SINAD、THD之間的關(guān)系
信納比和有效位數(shù)之間滿足一個(gè)確定的關(guān)系:
因此我們可以根據(jù)所需要的ENOB來推導(dǎo)出ADC需要滿足的SINAD的值。
由SINAD、THD和SNR的定義可以推導(dǎo)出如下公式:
THD是ADC可以通過ADC的datasheet直接查找到或者間接求出來,所以對(duì)于滿足需求的SINAD,我們能夠推導(dǎo)出來SNR應(yīng)該滿足的條件。
三、SNR求解
ADC的SNR主要由三部分引起:量化噪聲,熱噪聲,抖動(dòng)噪聲。
3.1、量化噪聲
?ADC對(duì)采樣信號(hào)量化的時(shí)候,一定會(huì)產(chǎn)生一定的誤差,從量化上來講實(shí)際信號(hào)和量化后的信號(hào)之間的誤差最大為0.5LSB。量化誤差如下圖所示:
量化誤差引起的信噪比計(jì)算公式:
3.2、熱噪聲
熱噪聲是芯片固有的一個(gè)噪聲,由采樣緩存器噪聲,采樣切換阻抗等引起的,是一個(gè)定值,一般ADC都會(huì)給出熱噪聲的信噪比。如果沒有給出可以使用下面公式計(jì)算:
NSD:noise spectral density or noise floordensity
3.3、抖動(dòng)噪聲
抖動(dòng)噪聲主要是由于時(shí)鐘抖動(dòng)和孔徑抖動(dòng)造成的。
上面兩個(gè)圖分別描述了時(shí)鐘抖動(dòng)和孔徑抖動(dòng)對(duì)采樣點(diǎn)的影響,這兩個(gè)抖動(dòng)都會(huì)造成采樣點(diǎn)的偏移,然而最后對(duì)數(shù)據(jù)處理的時(shí)候,會(huì)默認(rèn)這些點(diǎn)都在理想位置采樣的,在頻域上會(huì)造成信號(hào)頻率的彌散;另外一個(gè)理解方法是每一個(gè)采樣點(diǎn)的實(shí)際采樣值和理想采樣值都有一定的偏差,相當(dāng)于對(duì)每一個(gè)點(diǎn)都疊加了一個(gè)噪聲。
時(shí)鐘抖動(dòng)引起的噪聲的信噪比使用下面公式計(jì)算
從上面兩個(gè)公式可以得出信噪比與采樣時(shí)鐘jitter成反比,與輸入信號(hào)頻率成反比,因此對(duì)于輸入信號(hào)的頻率越高,對(duì)時(shí)鐘信號(hào)的jitter要求越嚴(yán)格。
3.4、總噪聲
ADC總噪聲是量化噪聲,抖動(dòng)噪聲之和。量化噪聲很多時(shí)候并不考慮,因?yàn)楹芏鄷r(shí)候熱噪聲會(huì)遠(yuǎn)遠(yuǎn)大于量化噪聲。當(dāng)信號(hào)頻率較低的時(shí)候,主要考慮熱噪聲,當(dāng)信號(hào)頻率較高的時(shí)候,才會(huì)考慮抖動(dòng)噪聲
ADC總信噪比用下面公式計(jì)算:
四、jitter求解實(shí)例
?4.1、AD9680時(shí)鐘jitter求解
????AD9680:14位分辨率位數(shù),孔徑抖動(dòng)55fs,采樣頻率1GHz,THD值80dBFS,熱噪聲67dBFS,計(jì)算出來的jitter、SNR_jitter、SNR_ADC、fin、ENOB如下圖:
第一幅圖是jitter、fin、SNR之間的關(guān)系,紅色代表SNR_jitter,綠色代表SNR_ADC,從上往下是不同fin對(duì)應(yīng)的SNR,頻率是從上依次1MHz,到501MHZ,步長(zhǎng)50MHz。
第二幅圖是jitter、fin、ENOB之間的關(guān)系,從上往下是不同fin對(duì)應(yīng)的SNR,頻率是從上依次1MHz,到501MHZ,步長(zhǎng)50MHz。
從圖中可以看出:fin越高,信噪比越大,ENOB越小,jitter越大,信噪比越大,ENOB越小。為了保證AD9680比較好的轉(zhuǎn)換性能,最好使時(shí)鐘jitter低于150fs,能夠保證10位以上的有效位數(shù)。
5.2、ADS54j54時(shí)鐘jitter求解
???? ADS54j54:14位分辨率位數(shù),孔徑抖動(dòng)98fs,采樣頻率500GHz,THD值80dBFS,熱噪聲66dBFS,計(jì)算出來的jitter、SNR_jitter、SNR_ADC、fin、ENOB如下圖:
第一幅圖是jitter、fin、SNR之間的關(guān)系,紅色代表SNR_jitter,綠色代表SNR_ADC,從上往下是不同fin對(duì)應(yīng)的SNR,頻率是從上依次1MHz,到251MHZ,步長(zhǎng)50MHz。
第二幅圖是jitter、fin、ENOB之間的關(guān)系,從上往下是不同fin對(duì)應(yīng)的SNR,頻率是從上依次1MHz,到251MHZ,步長(zhǎng)50MHz。
?
?
4.3、ADS6445時(shí)鐘jitter與AD9680時(shí)鐘jitter比較
從兩款芯片的jitter求解結(jié)果中能夠發(fā)現(xiàn),采樣頻率越高,信號(hào)頻率越高的ADC對(duì)時(shí)鐘jitter要求越嚴(yán)格。AD9680為了保證比較好的性能,需要小于150fs的jitter;AD54J54為了滿足較好性能,需要小于300fs的jitter。
在翻閱不同ADC的datasheet,發(fā)現(xiàn)一個(gè)參數(shù)的規(guī)律,越是采樣速度高的ADC,孔徑抖動(dòng)越小。這個(gè)參數(shù)是ADC本身固有的,是與芯片設(shè)計(jì)相關(guān)的。孔徑抖動(dòng)和時(shí)鐘抖動(dòng)同樣的原理影響著ADC性能。為了更高的采樣頻率,芯片開發(fā)商會(huì)設(shè)計(jì)更小的孔徑抖動(dòng),通過這個(gè)參數(shù),我們也可以快速估算時(shí)鐘抖動(dòng)的大小。當(dāng)時(shí)鐘抖動(dòng)小于孔徑抖動(dòng)的時(shí)候,能得到非常好的ADC性能,當(dāng)兩者相仿的時(shí)候,依然能保持很好的性能,當(dāng)時(shí)鐘抖動(dòng)是孔徑抖動(dòng)的兩三倍的時(shí)候,性能還比較好,當(dāng)這個(gè)比例更大的時(shí)候,就需要參考采樣信號(hào)的頻率來具體分析。因此在設(shè)計(jì)ADC時(shí)鐘的時(shí)候,可以將抖動(dòng)粗略設(shè)為孔徑抖動(dòng)的兩倍以內(nèi)。