電子設(shè)計(jì)自動(dòng)化

借用EasyEDA的仿真功能，帶你了解各種運(yùn)放電路

硬件工程師基本技能之一，掌握模擬與數(shù)字電路原理，而模擬電路的基礎(chǔ)就是運(yùn)放，可以說運(yùn)放是硬件工程師的基礎(chǔ)的基礎(chǔ)。話雖說它是基礎(chǔ)，但是掌握它并非易事兒。想當(dāng)初在學(xué)習(xí)模擬電路的時(shí)候，來回就只知道虛短和虛斷，就開始各種算題目了，各種多級運(yùn)放放大，求放大倍數(shù)，求積分，求帶寬，求動(dòng)態(tài)響應(yīng)，求到最后一大串公式，分?jǐn)?shù)是拿到了，但是都不知道這串公式背后表示什么，完全沒概念，更談不上如何應(yīng)用了。不過即使它很難，我們也必須得掌握它。因?yàn)樗墒请娐吩O(shè)計(jì)中的九陽神功，一旦參透并練成，往后的設(shè)計(jì)可是信手拈來，攻無不克。今天我們就來談?wù)勅绾螀⑼高\(yùn)放這本“九陽神功 ”

XDS560 PLUS DSP仿真器（索思達(dá)）

SSD-XDS560 PLUS(增強(qiáng)型)DSP仿真器是索思達(dá)電子(SSD)為適應(yīng)市場需求，最新推出的一款具有自主知識(shí)產(chǎn)權(quán)的基于TI DSP開發(fā)系統(tǒng)(SSD-XDS560 PLUS(增強(qiáng)型)DSP仿真器) 。XDS560仿真器在啟用的處理器上，支持實(shí)時(shí)數(shù)據(jù)傳輸速

VHDL設(shè)計(jì)中信號(hào)與變量的區(qū)別及賦予初始值的技巧

晶體硅生產(chǎn)一般工藝流程【圖】

如何在PADS中添加表面型測試點(diǎn)

在PCB 設(shè)計(jì)中，我們經(jīng)常需要對某些信號(hào)線增加一些測試點(diǎn)，以便在產(chǎn)品調(diào)試中對其信號(hào)進(jìn)行測試。在PADS Layout（POWERPCB）中添加測試點(diǎn)時(shí)，默認(rèn)的是以標(biāo)準(zhǔn)過孔STANDARDVIA 作為測試點(diǎn)，但這是通孔方式的測試點(diǎn)，為了節(jié)

基于EDA技術(shù)的單片機(jī)IP核設(shè)計(jì)

摘 要:本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核，并經(jīng)過驗(yàn)證獲得了滿意的效果。 關(guān)鍵詞: 電子設(shè)計(jì)自動(dòng)化；知識(shí)產(chǎn)權(quán)核；設(shè)計(jì) 1. 引言EDA（Electronic De

基于FPGA的ARM并行總線研究與仿真

0 引言在數(shù)字系統(tǒng)的設(shè)計(jì)中，F(xiàn)PGA+ARM 的系統(tǒng)架構(gòu)得到了越來越廣泛的應(yīng)用，F(xiàn)PGA 主要實(shí)現(xiàn)高速數(shù)據(jù)的處理;ARM 主要實(shí)現(xiàn)系統(tǒng)的流程控制.人機(jī)交互.外部通信以及FPGA 控制等功能.I2C.SPI 等串行總線接口只能實(shí)現(xiàn)FPGA 和AR

51單片機(jī)加CPLD讓系統(tǒng)更高效

　一、引言　　單片機(jī)市場可以用巨無霸來形容，其中51 單片機(jī)使用者就更多了，針對51 單片機(jī)無需更多的介紹，這里必須強(qiáng)調(diào)一點(diǎn)，只要你精通了51 單片機(jī)，以后在實(shí)際工作中選用其它單片機(jī)也很容易了，這就是初學(xué)者學(xué)習(xí)

低成本ASIC技術(shù)現(xiàn)身 PCB將成過去？

我們也許很快就能跟印刷電路板(PCB)道別，并能把裸晶(bare die)裝配在一種晶圓級硅電路板上，并因此擺脫那些耗電量很大的封裝焊接導(dǎo)線。一家新創(chuàng)公司siXis最近委托晶圓廠SVTC制造其嵌入式硅電路板運(yùn)算模塊，并聲稱該

單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

摘 要：在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法器的設(shè)計(jì)，通過分析實(shí)數(shù)的IEEE 754表示形式和IEEE 754單精度浮點(diǎn)的存儲(chǔ)格式，設(shè)計(jì)出一種適合在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法運(yùn)算的算法處理流程，依據(jù)此算法處理流程劃分的各個(gè)處理模塊

AMD首席設(shè)計(jì)師：摩爾定律開始走向終結(jié)

據(jù)國外媒體報(bào)道，AMD圖形產(chǎn)品首席設(shè)計(jì)師約翰·古斯塔夫森(John Gustafson)近日宣稱，電腦CPU制作工藝上的28納米制程轉(zhuǎn)變?yōu)?0納米制程所經(jīng)歷時(shí)間遠(yuǎn)遠(yuǎn)超過摩爾定律的預(yù)言，這意味著被半導(dǎo)體產(chǎn)業(yè)奉為經(jīng)典的摩爾定

基于CORDIC算法的OFDM 系統(tǒng)載波同步實(shí)現(xiàn)

0 引言 OFDM正交頻分復(fù)用技術(shù)是一種特殊的多載波傳輸方案，它可以看作是一種調(diào)制技術(shù)，也可以看作是一種復(fù)用技術(shù)。OFDM正交頻分復(fù)用技術(shù)具有許多其他無線通信技術(shù)所無法比擬的優(yōu)越性，其中一個(gè)主要原因就在于

基于DDS技術(shù)的多路同步信號(hào)源的設(shè)計(jì)

摘 要：多路同步數(shù)字調(diào)相信號(hào)源一般采用單片機(jī)和多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)同步實(shí)現(xiàn)復(fù)雜，成本高。給出了一種基于FPGA的多路同步信號(hào)源的設(shè)計(jì)方法，通過VHDL語言硬件編程實(shí)現(xiàn)了基于單片F(xiàn)PGA的多路同步信號(hào)，數(shù)

使用賽靈思Vivado設(shè)計(jì)套件的九大理由

您的開發(fā)團(tuán)隊(duì)是否需要在極短的時(shí)間內(nèi)打造出既復(fù)雜又富有競爭力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM®處理系統(tǒng)、可編程模擬混合信號(hào)(AMS)子

貼片元件的焊接步驟詳解

可以看出該示波器大量使用了貼片元件，以求體積小和制作方便。對于貼片元件，可能有不少人仍感到“畏懼”，特別是部分初學(xué)者，覺得它不象傳統(tǒng)的引線元件那樣易于把握。這可能與我們目前國內(nèi)多數(shù)電子制作資