移位寄存器

FFS（邊緣場切換）廣視角技術(shù)

摘要：介紹了NEC公司生產(chǎn)的專用于等離子體顯示器的行驅(qū)動芯片μPD16305的性能特點及其它PDP顯示系統(tǒng)中的應(yīng)用。它為PDP掃描電極的驅(qū)動電路提供了高達180V的驅(qū)動信號，顯示效果令人滿意。 關(guān)鍵詞：等離子體顯示器

高性能32位移位寄存器單元的設(shè)計

高性能32位移位寄存器單元的設(shè)計

一種密鑰可配置的DES加密算法的FPGA

一種密鑰可配置的DES加密算法的FPGA

用移位寄存器組成的奇偶位生成電路

用移位寄存器之作的旋轉(zhuǎn)開關(guān)

用移位寄存器實現(xiàn)頻率除以9的電路

移位寄存器型可編程分頻器

移位寄存器型12分頻器

一種長周期擴頻碼設(shè)計

設(shè)計了一個長周期擴頻序列碼。在研究擴頻通信PN碼設(shè)計原理的基礎(chǔ)上，參考P碼設(shè)計方法，提出一種長周期擴頻序列碼的設(shè)計方法。該方法利用多個m序列的輸出進行截短，利用非線性組合方法加大了碼的復(fù)雜性和擴展了碼的長度。實驗結(jié)果表明，在同樣長度下，采用該方法產(chǎn)生的碼與P碼相關(guān)特性接近，10．23 MHz時鐘下的周期達5年以上。

基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實現(xiàn)

設(shè)計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設(shè)計的算法結(jié)構(gòu)和各個模塊的實現(xiàn)。設(shè)計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計仿真工具進行設(shè)計、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。

基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實現(xiàn)

設(shè)計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設(shè)計的算法結(jié)構(gòu)和各個模塊的實現(xiàn)。設(shè)計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計仿真工具進行設(shè)計、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。

如何制作發(fā)光二極電子沙漏

一、電路整體分析 1 電路結(jié)構(gòu)。 電子沙漏是一個級聯(lián)運用移位寄存器的典型實例，電路圖如圖1所示，它包括五個組成部分： (1)集成電路IC1、IC2組成的15位移a位寄存器； (2)開關(guān)S1、S2，二極管VD16、VD17、VD18

利用IC構(gòu)建簡單的溫度計式電壓指示

本應(yīng)用筆記介紹了一個產(chǎn)生溫度計式電壓指示的電路。該電路可以從底部連續(xù)按順序點亮32個LED中的一部分，設(shè)計采用了MAX4478運算放大器。 與模擬D'Arsonval表不同，此處的溫度計式刻度采用固定的模擬指示器。非常適合

利用IC構(gòu)建簡單的溫度計式電壓指示

本應(yīng)用筆記介紹了一個產(chǎn)生溫度計式電壓指示的電路。該電路可以從底部連續(xù)按順序點亮32個LED中的一部分，設(shè)計采用了MAX4478運算放大器。 與模擬D'Arsonval表不同，此處的溫度計式刻度采用固定的模擬指示器。非常適合

基于LM3S101的數(shù)字采控器設(shè)計

0 引言 隨著科學(xué)技術(shù)的發(fā)展和社會的進步，現(xiàn)場監(jiān)控系統(tǒng)已越來越廣泛地應(yīng)用于金融、交通、商業(yè)、工農(nóng)業(yè)生產(chǎn)等領(lǐng)域。數(shù)字采控器作為現(xiàn)場監(jiān)控系統(tǒng)中數(shù)字量采集和控制的主要設(shè)備，其性能對整個系統(tǒng)的現(xiàn)場監(jiān)控工作

一種基于FPGA的誤碼性能測試方案

在數(shù)字通信系統(tǒng)的性能測試中,通常使用誤碼分析儀對其誤碼性能進行測量。它雖然具有簡單易用、測試內(nèi)容豐富、誤碼測試結(jié)果直觀、準確等優(yōu)點,但是,價格昂貴、不易與某些系統(tǒng)接口適配,通常需要另加外部輔助長線驅(qū)動電路

一種基于FPGA的誤碼性能測試方案

在數(shù)字通信系統(tǒng)的性能測試中，通常使用誤碼分析儀對其誤碼性能進行測量。它雖然具有簡單易用、測試內(nèi)容豐富、誤碼測試結(jié)果直觀、準確等優(yōu)點，但是，價格昂貴、不易與某些系統(tǒng)接口適配，通常需要另加外部輔助長線驅(qū)動

基于FPGA的UART模塊的設(shè)計

0 引 言 在計算機的數(shù)據(jù)通信中，外設(shè)一般不能與計算機直接相連，它們之間的信息交換主要存在以下問題： (1)速度不匹配。外設(shè)的工作速度和計算機的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。