FPGAer升職記!12年工程師從公司、成長(zhǎng)、能力、面試剖析,想入行的必看!
MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)
Cadence邏輯設(shè)計(jì)解決方案
評(píng)估邏輯設(shè)計(jì)的工作速度
在邏輯設(shè)計(jì)中選擇狀態(tài)機(jī)的類型
在FPGA邏輯設(shè)計(jì)中編程語(yǔ)言最容易忽略的錯(cuò)誤
錯(cuò)誤使用派生時(shí)鐘對(duì)邏輯時(shí)序的影響
采用可配置和組合邏輯設(shè)計(jì)的小器件也能實(shí)現(xiàn)大功能
基于PLD的CCD Sensor驅(qū)動(dòng)邏輯設(shè)計(jì)
Cadence頻祭殺手锏 EDA業(yè)者戰(zhàn)況升級(jí)
基于ARM的4個(gè)QT界面和接口開(kāi)發(fā)
預(yù)算:¥10000基于ARM的4個(gè)QT界面和接口開(kāi)發(fā)
預(yù)算:¥10000高速采集系統(tǒng)FPGA和PC軟的設(shè)計(jì)
預(yù)算:¥100000