邏輯設(shè)計

FPGAer升職記！12年工程師從公司、成長、能力、面試剖析，想入行的必看！

本文已獲取「知乎」作者授權(quán)，請勿二次轉(zhuǎn)載，請獲取作者授權(quán)。 聲明：本公眾號授權(quán)轉(zhuǎn)載本文僅傳播相關(guān)知識，無任何盈利和商業(yè)行為，部分內(nèi)容有刪改。 原文地址：https://zhuanlan.zhihu.com/p/137481604 作者：王yifei ▍導(dǎo)言 最近邏輯組任務(wù)較多，人力不足，

MCS-51單片機與CPLD/FPGA接口邏輯設(shè)計

Cadence邏輯設(shè)計解決方案

隨著設(shè)計復(fù)雜度的提高和邏輯設(shè)計工藝尺寸的縮小，前端設(shè)計人員面臨著越來越多的設(shè)計挑戰(zhàn)，這些挑戰(zhàn)為已經(jīng)非常緊張的設(shè)計工期帶來了更多的風(fēng)險: 器件對低功耗的需求、日益擴大的設(shè)計與驗證之間的脫節(jié)、以及邏輯－物理

評估邏輯設(shè)計的工作速度

當(dāng)采用查找表結(jié)構(gòu)FPGA進(jìn)行設(shè)計時，設(shè)計者關(guān)心的另一個問題是所設(shè)計電路的工作速度和性能估計。盡管綜合工具可以對設(shè)計進(jìn)行優(yōu)化處理，并盡可能地提高設(shè)計的性能，但綜合工具的優(yōu)化算法與設(shè)計者的參數(shù)設(shè)置有關(guān)。筆者以

在邏輯設(shè)計中選擇狀態(tài)機的類型

在邏輯設(shè)計中，經(jīng)常用到二進(jìn)制(S1＝001、S2＝010、S3＝011及S4＝100等)、枚舉(S1＝100，S2＝110、S3＝101及S4＝111等)和One-Hot(S1＝00000001、S2＝00000010及S3＝00000100等)等類型狀態(tài)機。二進(jìn)制和枚舉包含了許多組

在FPGA邏輯設(shè)計中編程語言最容易忽略的錯誤

我知道，我對與電子有關(guān)的所有事情都很著迷，但不論從哪個角度看，今天的現(xiàn)場可編程門陣列(FPGA)，都顯得“鶴立雞群”，真是非常棒的器件。如果在這個智能時代，在這個領(lǐng)域，想擁有一技之長的你還沒有關(guān)注FPGA，那么世界將拋棄你，時代將拋棄你。

錯誤使用派生時鐘對邏輯時序的影響

兩個從邏輯功能上看是一樣的，但修改后因為只使用CLK48M時鐘，邏輯都是以CLK48M為觸發(fā)時鐘，省去了一級觸發(fā)器的延時，于是大大縮短了從源到目的寄存器的延時。提高了最高時鐘速率。

采用可配置和組合邏輯設(shè)計的小器件也能實現(xiàn)大功能

如果您真的可以通過更少的器件實現(xiàn)更多功能，將會怎樣?恩智浦可配置和組合邏輯器件使其成為可能——它為您提供各種方法來實現(xiàn)當(dāng)今復(fù)雜系統(tǒng)中常見的“膠合”邏輯功能。這些靈活、創(chuàng)新的單封裝器

基于PLD的CCD Sensor驅(qū)動邏輯設(shè)計

0 引 言視覺信息是客觀世界中非常豐富，非常重要的部分。隨著多媒體系統(tǒng)的發(fā)展，圖像傳感器應(yīng)用越來越廣泛。不僅用于攝錄像機，安保產(chǎn)品、數(shù)碼相機及計算機鏡頭等，而且開始用于傳統(tǒng)上的非視像產(chǎn)品，如移動電話、個人

Cadence頻祭殺手锏 EDA業(yè)者戰(zhàn)況升級

在當(dāng)前可編程邏輯廠商謀求從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商的轉(zhuǎn)型的階段，對EDA工具供應(yīng)商的要求將更高，如集成化和系統(tǒng)化程度越來越高、邏輯設(shè)計功能日趨復(fù)雜、對軟硬件驗證流程效率有高度的要求等。鑒于日

MathWorks更新Stateflow 簡化Simulink控制邏輯設(shè)計

主要新功能 Stateflow 編輯器可在同一窗口中通過選項卡訪問 Simulink 模型和 Stateflow 圖表，以及使用智能向?qū)?、轉(zhuǎn)移指示線、拖動邊界和即時錯誤通知來輔助狀態(tài)圖編輯。 狀態(tài)轉(zhuǎn)移表可使用具有自動完成、語法糾錯和診斷檢查功能的簡單結(jié)構(gòu)化界面來構(gòu)建和編輯狀態(tài)機。 MATLAB 作為動作語言可使 MATLAB 用戶更輕松地構(gòu)建狀態(tài)機和流程圖。 集成調(diào)試器可幫助逐步運行邏輯和發(fā)現(xiàn)設(shè)計問題

MathWorks推出可簡化控制邏輯設(shè)計的新版本Stateflow

21ic訊 MathWorks日前推出可簡化控制邏輯設(shè)計的新版本Stateflow(R2012b 版)。新的 Stateflow 編輯器、狀態(tài)轉(zhuǎn)移表和 MATLAB動作語言，可幫助工程師更為高效地構(gòu)建管理控制、任務(wù)調(diào)度和故障管理等應(yīng)用程序。主要新功能

采用PCI9054橋路器的數(shù)據(jù)傳輸接口邏輯設(shè)計

PCI總線支持突發(fā)傳送，多處理器和并發(fā)工作，廣泛應(yīng)用于各種平臺設(shè)計?；赑CI9054的接口板也廣泛地應(yīng)用于各種高速、大數(shù)據(jù)量的處理系統(tǒng)。由于PCI9054橋接有PCI總線和本地總線，開發(fā)者不必過多考慮復(fù)雜的PCI總線規(guī)范，

基于PCIe總線的航空視頻采集記錄系統(tǒng)的設(shè)計

摘要：PCIe總線不僅硬件接口簡單，軟件和PCI總線完全兼容，而且傳輸速度數(shù)十倍于PCI總線。針對載機任務(wù)系統(tǒng)實時視頻采集記錄的需求，設(shè)計了一種基于PCIe總線的航空視頻采集記錄系統(tǒng)，利用現(xiàn)場可編程邏輯器件(FPGA)實

基于模糊邏輯設(shè)計的DSP發(fā)動機控制器

越來越多企業(yè)開始使用變速驅(qū)動發(fā)動機來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡化設(shè)計，縮短開發(fā)時間，并消除復(fù)雜的數(shù)學(xué)公式?！　〉?，這對發(fā)動機提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)的

基于模糊邏輯設(shè)計的DSP發(fā)動機控制器

越來越多企業(yè)開始使用變速驅(qū)動發(fā)動機來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡化設(shè)計，縮短開發(fā)時間，并消除復(fù)雜的數(shù)學(xué)公式?！　〉?，這對發(fā)動機提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)的

單點溫度保護(hù)系統(tǒng)的容錯邏輯設(shè)計

為了提高溫度保護(hù)系統(tǒng)的可靠性，在溫度保護(hù)的邏輯設(shè)計中可采用容錯設(shè)計，即盡可能考慮測溫環(huán)節(jié)在運行中容易出現(xiàn)的故障，并通過預(yù)先設(shè)置的邏輯措施來識別錯誤的溫度信號，以防保護(hù)系統(tǒng)誤動。

基于PCI9054橋路器的數(shù)據(jù)傳輸?shù)慕涌谶壿嬙O(shè)計

　　PCI總線支持突發(fā)傳送，多處理器和并發(fā)工作，廣泛應(yīng)用于各種平臺設(shè)計?；赑CI9054的接口板也廣泛地應(yīng)用于各種高速、大數(shù)據(jù)量的處理系統(tǒng)。由于PCI9054橋接有PCI總線和本地總線，開發(fā)者不必過多考慮復(fù)雜的PCI總線規(guī)

基于SOPC 的1553B 總線接口邏輯設(shè)計

　　摘要:針對1553B 總線協(xié)議控制器基本依賴于進(jìn)口專用芯片現(xiàn)狀，提出了以Xilinx 公司Virtex-II Pro FPGA 為核心實現(xiàn)1553B 總線接口邏輯的系統(tǒng)設(shè)計方案。采用SOPC 技術(shù)，將PowerPC 405 硬核處理器與總線接口邏輯集成

高速數(shù)字記錄系統(tǒng)中光纖下載卡的邏輯設(shè)計

下載設(shè)備的硬件結(jié)構(gòu)比較簡潔，其復(fù)雜之處在于FPGA內(nèi)部的邏輯的控制。在FPGA設(shè)計中，除需要例化MGT核，PCI核外還要設(shè)計控制邏輯進(jìn)行數(shù)據(jù)傳輸?shù)目刂啤?