ASIC設(shè)計(jì)

55nm創(chuàng)新工藝震動(dòng)消費(fèi)類終端ASIC設(shè)計(jì)服務(wù)市場(chǎng)

兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對(duì)成本、上市時(shí)間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計(jì)意義重大。近日，在西安舉辦的2011中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)集成電路

55nm創(chuàng)新工藝震動(dòng)消費(fèi)類終端ASIC設(shè)計(jì)服務(wù)市場(chǎng)

兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對(duì)成本、上市時(shí)間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計(jì)意義重大。近日，在西安舉辦的2011中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)集成電路

基于H.264的Exp-Golomb解碼器ASIC設(shè)計(jì)

本文的研究目標(biāo)是設(shè)計(jì)H．264標(biāo)準(zhǔn)中的Exp-Golomb解碼器，在對(duì)其算法進(jìn)行深入探討的基礎(chǔ)上，提出了一種高效且低成本的ASIC實(shí)現(xiàn)方案。 Exp-Golomb編碼原理及解碼算法分析 在H．264基本規(guī)范中，除了殘差變

第四屆SoCIP年會(huì)即將召開(kāi)

21ic訊 S2C Inc.宣布，由它組織的第四屆SoCIP年會(huì)即將于2011年5月24日及26日分別在上海與北京召開(kāi)。此次年會(huì)結(jié)合了技術(shù)研討會(huì)與展商展示兩大板塊，旨在向中國(guó)展示世界最先進(jìn)的SoC/ASIC設(shè)計(jì)技術(shù)。參加者至少可以與15家

SoCIP年會(huì)即將在上海北京召開(kāi)

快速SoC/ASIC原型驗(yàn)證解決方案供應(yīng)商--S2C Inc.宣布，由它組織的第四屆SoCIP年會(huì)即將于2011年5月24日及26日分別在上海與北京召開(kāi)。此次年會(huì)結(jié)合了技術(shù)研討會(huì)與展商展示兩大板塊，旨在向中國(guó)展示世界最先進(jìn)的SoC/A

Cadence為復(fù)雜的FPGA/ASIC設(shè)計(jì)提高驗(yàn)證效率

全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 ，日前宣布在幫助ASIC與FPGA設(shè)計(jì)者們提高驗(yàn)證效率方面取得最新重大進(jìn)展。加上對(duì)最新Accellera Universal Verification Methodology (UVM) 1.0業(yè)界標(biāo)準(zhǔn)的全面支持，600多

平臺(tái)ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計(jì)局限性

采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡(jiǎn)化接口設(shè)計(jì)和時(shí)序問(wèn)題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。 最新的ASIC設(shè)計(jì)架構(gòu)能夠大大

市調(diào)公司Semico調(diào)整ASIC市場(chǎng)

在由Xilinx主辦的會(huì)議上市調(diào)公司Semico的Richard Wawrzyniak’s作了有關(guān)全球ASIC市場(chǎng)的報(bào)告。Semico對(duì)于傳統(tǒng)的ASIC市場(chǎng)將只有低增長(zhǎng)的預(yù)測(cè),而可編程邏輯電路(PLD)在帶寬與可移動(dòng)聯(lián)結(jié)等日益增長(zhǎng)的需求推動(dòng)下將有

基于ASIC設(shè)計(jì)的手工綜合研究

針對(duì)IC前端設(shè)計(jì)中的關(guān)鍵技術(shù)，即將寄存器傳輸級(jí)(RTL)描述的手工綜合成門級(jí)網(wǎng)表，通過(guò)人工參與的方式，運(yùn)用數(shù)字電路設(shè)計(jì)知識(shí)將行為級(jí)代碼用一些最基本的邏輯門(比如與非門、非門、或非門等)按照時(shí)應(yīng)的綜合電路模型得出其相應(yīng)的門級(jí)電路。在ASIC設(shè)計(jì)過(guò)程中運(yùn)用這種方法，不僅優(yōu)化電路的結(jié)構(gòu)，且能保證邏輯功能的正確性，同時(shí)可降低傳輸過(guò)程中的延遲，提高芯片設(shè)計(jì)的可靠性。因此，研究ASCI設(shè)計(jì)中的手工綜合具有重要的實(shí)用價(jià)值。

基于FPGA的芯片設(shè)計(jì)及其應(yīng)用

過(guò)去，半導(dǎo)體行業(yè)一直關(guān)注的兩個(gè)目標(biāo)是縮小體積和提高速率。近 40年來(lái)，對(duì)這些目標(biāo)的追求促使行業(yè)發(fā)展符合摩爾定律，性能和電路密度每18個(gè)月翻倍。導(dǎo)致技術(shù)高速發(fā)展，蘊(yùn)育了計(jì)算機(jī)革命、互聯(lián)網(wǎng)革命以及現(xiàn)在的無(wú)線通信

Gartner：2008年IC設(shè)計(jì)外包業(yè)務(wù)成長(zhǎng)趨緩

根據(jù)市場(chǎng)研究機(jī)構(gòu)Gartner公司所進(jìn)行的一項(xiàng)調(diào)查顯示，歷經(jīng)全球景氣衰退的沖擊，2008年芯片設(shè)計(jì)項(xiàng)目外包的成長(zhǎng)腳步逐漸減緩；對(duì)于IC設(shè)計(jì)服務(wù)供貨商而言，2009年將是決定成敗關(guān)鍵的一年。 Gartner公司表示，這項(xiàng)針對(duì)40家

2009年ASIC設(shè)計(jì)數(shù)量將減少22%

據(jù)市場(chǎng)調(diào)研公司Gartner，F(xiàn)PGA正在取代ASIC，全球金融危機(jī)將在2009年加劇這一趨勢(shì)?，F(xiàn)在二者的設(shè)計(jì)數(shù)量之比為30比1。Gartner表示，由于經(jīng)濟(jì)危機(jī)促使廠商推遲甚至取消設(shè)計(jì)，預(yù)計(jì)2009年ASIC設(shè)計(jì)數(shù)量將減少22%。據(jù)Gartne

高密度IC設(shè)計(jì)中面臨的ASIC與FPGA的抉擇

在過(guò)去10年間，全世界的設(shè)計(jì)人員都討論過(guò)使用IC">ASIC或者FPGA來(lái)實(shí)現(xiàn)數(shù)字電子設(shè)計(jì)的好處。通常這些討論將完全定制IC的性能優(yōu)勢(shì)和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設(shè)計(jì)隊(duì)伍應(yīng)當(dāng)在ASIC設(shè)計(jì)中先期進(jìn)行NRE投資

ASIC設(shè)計(jì)工程師，如何才能保住你的飯碗？

ASIC設(shè)計(jì)工程師有著不錯(cuò)的職業(yè)前景，只要他們不會(huì)在需要提高技能水平的時(shí)候還“紋絲不動(dòng)”。就像一個(gè)資深工程師所解釋的那樣，并不是今天不需要那么多的ASIC設(shè)計(jì)人才，而是將來(lái)技術(shù)的發(fā)展將改變工程師在技術(shù)行業(yè)的角色。

ASIC設(shè)計(jì)工程師，如何才能保住你的飯碗？

ASIC設(shè)計(jì)工程師，如何才能保住你的飯碗？

Synopsys公司拓樸繪圖技術(shù)助ST加速ASIC設(shè)計(jì)