-
基于HyperLynx的數(shù)字電路設(shè)計綜合仿真方法
-
HyperLynx工具設(shè)計簡介
HyperLynx設(shè)計工具包括兩個部分，即LineSim(實現(xiàn)布局布線前的分析)和BoardSim(實現(xiàn)布局布線后的分析)，以下簡單地介紹使用LineSim工具來實現(xiàn)布局布線前的信號完整性分析和設(shè)計。 (1)LineSim工具 HyperLynx的LineSim工
-
淺談PCB電磁場求解方法及仿真軟件
商業(yè)化的射頻EDA軟件于上世紀(jì)90年代大量的涌現(xiàn)，EDA是計算電磁學(xué)和數(shù)學(xué)分析研究成果計算機化的產(chǎn)物，其集計算電磁學(xué)、數(shù)學(xué)分析、虛擬實驗方 法為一體，通過仿真的方法可以預(yù)期實驗的結(jié)果，得到直接直觀的數(shù)據(jù)。&ldq
-
采用HyperLynx解決高速采集板中阻抗匹配的問題
本次設(shè)計中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下：a)垂直分辨率12bit;b)雙通道同時工作交替采樣，單通道采樣率為500MSPS;c)有效分辨率位數(shù)大于等于10bits;d)信噪比SNR>62dB。該采集板系統(tǒng)的主要器件有ADC芯片，時鐘芯片和通
-
應(yīng)用HyperLynx解決高速采集板中阻抗匹配的問題
本次設(shè)計中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下：a)垂直分辨率12bit;b)雙通道同時工作交替采樣，單通道采樣率為500MSPS;c)有效分辨率位數(shù)大于等于10bits;d)信噪比SNR>62dB。該采集板系統(tǒng)的主要器件有ADC芯片，時鐘芯片和通
-
基于HyperLynx的FPGA系統(tǒng)信號完整性仿真分析
摘要：針對目前高速電路發(fā)展帶來的信號完整性問題，在分析信號完整性要求的基礎(chǔ)上，借助HyperLynx仿真軟件，通過器件IBIS模型，對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真?；诜瓷湓韥斫榻B減少
-
基于HyperLynx的FPGA系統(tǒng)信號完整性仿真分析
摘要：針對目前高速電路發(fā)展帶來的信號完整性問題，在分析信號完整性要求的基礎(chǔ)上，借助HyperLynx仿真軟件，通過器件IBIS模型，對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真?；诜瓷湓韥斫榻B減少
-
基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計與仿真
基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計與仿真
-
基于HyperLynx的高速PECL交流耦合時鐘
隨著電子技術(shù)的不斷發(fā)展，數(shù)據(jù)的傳輸速度越來越快，高速時鐘的應(yīng)用日益廣泛，如何保證時鐘在高速跳變過程中的信號完整性、抖動、功耗等問題，已逐漸成為關(guān)注的問題。傳統(tǒng)的時鐘設(shè)計方法大多依靠經(jīng)驗和理論計算，但是隨著時鐘頻率越來越高，時鐘的電磁環(huán)境日趨復(fù)雜，時鐘的傳輸線效應(yīng)、過沖／欠沖、反射、振鈴效應(yīng)、趨膚效應(yīng)都成為影響時鐘設(shè)計的關(guān)鍵因素，只有使用現(xiàn)代科技手段，利用計算機的強大計算能力進行仿真才能夠保證時鐘電路設(shè)計成功。 HyperLynx是Mentor(Graphics開發(fā)的一款板級信號完整性的仿真工具。它可以進行損耗傳輸線的精確仿真，支持IBIS模型和HSPICE模型，可以使用過孔模型，允許多種激勵源，可以分析信號的眼圖、抖動以及EMC(電磁兼容性)輻射，用戶界面簡單直觀。
-
電源完整性分析應(yīng)對高端PCB系統(tǒng)設(shè)計挑戰(zhàn)
印刷電路板（PCB）設(shè)計解決方案市場和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產(chǎn)品，滿足業(yè)內(nèi)高端設(shè)計者對于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡
