-
DDR4 MIG IP核的詳細介紹與配置探索
在現(xiàn)代電子系統(tǒng)設計中，高速、大容量存儲器的應用日益廣泛，DDR4（Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory）作為當前主流的高速動態(tài)隨機存取存儲器，憑借其卓越的性能和穩(wěn)定性，在多個領域得到了廣泛應用。為了簡化DDR4存儲器的接口設計，Xilinx等FPGA廠商推出了MIG（Memory Interface Generator）IP核，其中DDR4 MIG IP核為設計者提供了一個高效、易用的解決方案。本文將詳細介紹DDR4 MIG IP核的結構、特性以及配置方法。
-
基于MCU器件如何實現(xiàn)IP核的設計？
IP核，也被稱為知識產(chǎn)權核或知識產(chǎn)權模塊，是經(jīng)過反復驗證的、可以重復使用的集成電路設計宏模塊，主要應用于專用集成電路(ASIC)或者可編輯邏輯器件(FPGA)。IP核主要分為軟IP核和硬IP核。
-
Arasan與Testmetrix攜手合作
領先的半導體IP核提供商Arasan Chip Systems今天宣布，其MIPI DSI-2、CSI-2和C-PHY/D-PHY Combo IP已在Testmetrix C/D-PHY HDK和符合性測試平臺上成功實施。 加利福...
-
新思科技宣布推出全新神經(jīng)處理單元（NPU）IP核和工具鏈
（全球TMT2022年4月27日訊）新思科技（Synopsys, Inc）近日宣布推出全新神經(jīng)處理單元（NPU）IP核和工具鏈，可提供業(yè)界領先的性能并支持新興的復雜神經(jīng)網(wǎng)絡模型。新思科技DesignWare? ARC? NPX6和NPX6FS NPU IP可滿足面向A...
-
新思科技推出全新神經(jīng)處理器IP核，提供業(yè)界領先的3500 TOPS性能
新款DesignWare ARC NPX6 NPU IP核能夠為汽車、消費類和數(shù)據(jù)中心芯片設計提供高達3500 TOPS的性能 摘要 DesignWare ARC NPX6 NPU IP核可提供業(yè)界領先的性能和30 TOPS/Watt（每秒萬億次運算/瓦）的...
-
一種基于ARM的IEEE802.11MAC協(xié)議IP核設計
無線局域網(wǎng)被認為是下一代IT產(chǎn)業(yè)發(fā)展的是大推動之一，被IT業(yè)賦予了極大的希望。無線局域網(wǎng)802.11系列標準的MAC協(xié)議是一樣的，只是在物理層上有差異，因此對802.11MAC協(xié)議的開發(fā)，不論是在802.11b流行的今天，還是802.11g可能會成為主流的將來，都是很有意義的。
-
圖神經(jīng)網(wǎng)絡加速芯片進入倒計時，全球首款商用圖神經(jīng)網(wǎng)絡加速IP核正式發(fā)布
1月8日，在與中科院計算所和中科院計算所南研院的通力合作基礎上，北京中科睿芯科技集團有限公司(簡稱中科睿芯)正式發(fā)布了一款圖神經(jīng)網(wǎng)絡加速芯片的IP核(即制備芯片的知識產(chǎn)權核)，并宣布面向全球開展商用授權。
-
芯片設計中重要的IP核
芯片設計和制造流程簡單來說可以分四個階段的，功能/性能定義(需求分析)、IC設計(集成電路設計)、IC制造(光刻機部分了)、封裝測試。
-
核心網(wǎng)絡的發(fā)展討論
1 研究背景 隨著技術的進步和社會需求的發(fā)展，電話網(wǎng)絡也在不斷演進，各種新技術、新設備應用在網(wǎng)絡之中，電話網(wǎng)絡日趨高效、靈活。固定電話網(wǎng)在推動社會發(fā)展的過程中發(fā)揮了巨大而不可替代
-
JPEG編碼器IP核性能優(yōu)化解決方案
6月19日，半導體IP供應商CAST公司宣布對其提供的JPEG編碼器IP核進行功能及性能優(yōu)化。 系統(tǒng)設計師現(xiàn)在有兩個速率控制選項可以選擇，用于調(diào)試JPEG壓縮功能的特定應用程序：
-
多格式視頻編解碼器CODA966，支持中國第二代視頻編碼標準
Chips&Media公司，一家領先的視頻IP核供應商，日前宣布了其多格式視頻編解碼器IP CODA9系列最新成員CODA966，支持中國新的AVS+視頻標準。 AVS+
-
積極應對觸控新需求 晶心科技打造最高綜合效益
如今，搭載觸控技術的電子產(chǎn)品越來越多的融入到生活中來，觸控
-
為什么SRv6和FlexE是第三代IP核心技術
面對5G?eMBB、uRLLC、mMTC業(yè)務、和固移融合以及業(yè)務云化的綜合承載需求，同時隨著以太網(wǎng)、IP新技術相繼涌現(xiàn)，承載網(wǎng)需要引入新技術來滿足業(yè)務的不斷發(fā)展。FlexE、SRv6是業(yè)界關注的
-
為什么SRv6、FlexE是第三代IP核心技術
面對5G eMBB、uRLLC、mMTC業(yè)務、和固移融合以及業(yè)務云化的綜合承載需求，同時隨著以太網(wǎng)、IP新技術相繼涌現(xiàn)，承載網(wǎng)需要引入新技術來滿足業(yè)務的不斷發(fā)展。FlexE、SRv6是業(yè)界關注的
-
為什么SRv6和FlexE是第三代IP核心技術
面對5G eMBB、uRLLC、mMTC業(yè)務、和固移融合以及業(yè)務云化的綜合承載需求，同時隨著以太網(wǎng)、IP新技術相繼涌現(xiàn)，承載網(wǎng)需要引入新技術來滿足業(yè)務的不斷發(fā)展。FlexE、SRv6是業(yè)界關注的
-
MCU與USB設備控制器IP核的設計
本論文針對USB1.1協(xié)議規(guī)范，本著自主開發(fā)USB控制芯片，把MCU和USB設備控制器用軟核的形式集成在一塊芯片上，微控制器我們是用14位指令字長度，且是單字節(jié)指令和單周期指令，其核心指令只有39條，容易掌握和設計，而且完全滿足總體設計的要求。
-
μC／GUI在基于NiosⅡ嵌入式開發(fā)平臺的環(huán)境智能監(jiān)控系統(tǒng)中的移植與應用
為了使智能監(jiān)控系統(tǒng)具有人機交互功能，以DE2開發(fā)板為驗證平臺，通過編寫VGA IP核以及在SoPC Builder搭建硬件環(huán)境，移植嵌入式圖形界面軟件μC／GUI到NiosⅡ嵌入式軟件開發(fā)環(huán)境。實驗結果表明，μC／GUI成功移植到NiosⅡ嵌入式開發(fā)平臺中，可以實現(xiàn)μC／GUI文字顯示、繪圖以及窗口管理等功能，并可以外接任何具有VGA接口的LCD顯示器。
-
基于Avalon總線的可配置LCD控制器IP核的設計
基于NiosII 軟核的SOPC(System ON Programmable Chip)是Altera 公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP 模塊以及鎖相環(huán)(PLL)的系統(tǒng)設計所必須的
-
如何設計基于Avalon總線的可配置LCD控制器IP核？
基于NiosII 軟核的SOPC(System ON Programmable Chip)是Altera 公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP 模塊以及鎖相環(huán)(PLL)的系統(tǒng)設計所必須的
-
FPGA開發(fā)之IP核：軟核、硬核以及固核概念
IP(Intelligent Property)核是具有知識產(chǎn)權核的集成電路芯核總稱，是經(jīng)過反復驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關，可以移植到不同的半導體工藝中。到了S
