DDR4 MIG IP核的詳細介紹與配置探索
基于MCU器件如何實現(xiàn)IP核的設計?
Arasan與Testmetrix攜手合作
新思科技宣布推出全新神經(jīng)處理單元(NPU)IP核和工具鏈
新思科技推出全新神經(jīng)處理器IP核,提供業(yè)界領先的3500 TOPS性能
一種基于ARM的IEEE802.11MAC協(xié)議IP核設計
圖神經(jīng)網(wǎng)絡加速芯片進入倒計時,全球首款商用圖神經(jīng)網(wǎng)絡加速IP核正式發(fā)布
芯片設計中重要的IP核
核心網(wǎng)絡的發(fā)展討論
JPEG編碼器IP核性能優(yōu)化解決方案
基于SmartFusion2及RMII開發(fā)網(wǎng)口驅動
預算:¥800fpga+ulpi phy實現(xiàn)USB AUDIO接口
預算:¥10000基于ALTERA的軟核ucosii實現(xiàn)CAN通信
預算:¥10000XLINX ZYNQ 系統(tǒng) arm端數(shù)據(jù)讀寫問題
預算:¥5000