如圖所示為由PGA202構(gòu)成的交流耦合差動放大器。該電路在PGA202的輸入端加上2個1μF電容和2個1MΩ電阻,組成頻率在0.16Hz以上的高通交流耦合電路,輸入的交流信號經(jīng)過PGA202差分放大后輸出。 function resizeImage(e
如圖所示為由PGA203與隔離放大器IS0102構(gòu)成的隔離式可編程增益儀表放大器電路。輸入信號由PGA203放大后再輸入IS0102,由IS0102隔離放大后輸出VOUT。這期間DIN經(jīng)過數(shù)字光電耦合器隔離,對PGA203的增益進(jìn)行選擇,R
PGA202是數(shù)字控制可編程增益G=1、10、100、1000的單片儀表放大器,PGA203提供的增益G=1、2、4、8。兩者均有與CMOS或TTL。兼容的輸入,便于與微處理器接口。兩者都有FET輸入和一種新的跨導(dǎo)電路,使得在帶寬內(nèi)的增益幾
如圖所示為PGA202信號和電源的基本連接電路,各個電源端都要用1μF的鉭電容旁路濾波。為了發(fā)揮芯片的最大性能,在設(shè)計(jì)印刷電路板時應(yīng)使鉭電容盡可能靠近電源腳。為避免外圍元件引入增益和CMR誤差,各個元件接地時應(yīng)
如圖所示為由PGA202構(gòu)成的具有緩沖衰減的增益提升電路。采用外部電阻衰減網(wǎng)絡(luò)可以擴(kuò)大增益,圖中用R1、R2分壓衰減,經(jīng)過OPA602構(gòu)成的電壓跟隨器加到④腳,使輸出級增益得到提升。輸出級增益控制見下表。
如圖所示為由PGA202與比較器、計(jì)數(shù)器構(gòu)成的自動量程切換電路。該電路采用比較器在輸出端與VOUT 進(jìn)行比較,當(dāng)VOUT >VREF=10V時,比較器輸出“降”信號,升/降計(jì)數(shù)器輸出2Bit編碼PGA202的A0、A1端,使PGA202的增益下
如圖所示為PGA202的輸出濾波電路。采用外接濾波電容CEXT可構(gòu)成輸出濾波器,外接電容接在內(nèi)部輸出放大器的求和節(jié)點(diǎn),與內(nèi)部電容并聯(lián)匹配,得到較低頻率的響應(yīng),使放大器噪聲得以抑制。 function resizeImage(evt,ob
如圖所示為由PGA103構(gòu)成的具有可編程輸出放大的儀表放大器。該電路采用兩級級聯(lián)的方式構(gòu)成,第一級為INA系列儀表放大器,參見下表;第二級為PGA103。電路總的增益為兩級增益之積,即G=G1G2。
如圖所示為由PGA103構(gòu)成的寬輸入電壓范圍放大器。11.3kΩ與102kΩ電阻組成分壓電路,分壓比約為1/10,如當(dāng)輸入電壓120V時,經(jīng)過分壓后加到PGA103輸入端的電壓只有12V,因此可以寬電壓輸入。同時,二極管D1、D2(取1N
如圖所示為由PGA103構(gòu)成的可編程增益儀表放大電路。該電路采用PGA205與PGA103的級聯(lián)方式,因此放大器總的增益為兩個放大器增益之積,即G=G1G2。G1=1、2、4、8,G2=1、10、100,選擇不同的邏輯輸入可以選擇不同的增益
如圖所示為PGA103的失調(diào)電壓校正電路。PGA103采用激光校正,因此3種增益的典型失調(diào)電壓(相對于輸入)均低于200μV,且每一種增益的失調(diào)電壓不同。圖中運(yùn)算放大器OPA602接成電壓跟隨器作為緩沖器,利用電壓跟隨器輸出阻