RapidIO

我要報(bào)錯(cuò)

  • 利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力

    SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢包括：整個(gè) SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級(jí)別的產(chǎn)品;通過新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過 CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗(yàn)證，支持其器件上的 SRIO 連接; 通過使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了

  • 用RapidIO提高DSP陣列的性能

    “采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?！盨hippen說，“例如，多個(gè)飛思卡爾公司的StarCorebase

  • 迎合3.5G/4G基站Serial RapidIO架構(gòu)趨勢的解決方案

    隨著用戶對(duì)于行動(dòng)數(shù)據(jù)需求的增加，電信服務(wù)業(yè)者必須快速地布建 3.5G 和 4G 基站。這也使得下一代基站的架構(gòu)需要高頻寬的背板，以容納多重的基頻卡(baseband card)數(shù)據(jù)傳輸?shù)男枨螅l板則需要數(shù)組的多核心數(shù)字信

  • 全球首屈一指的RapidIO IP解決方案

    RapidIO最早是由美國Mercury Computer systems公司（美國水星計(jì)算機(jī)系統(tǒng)公司www.mc.com）為它的計(jì)算密集型信號(hào)處理系統(tǒng)自行開發(fā)的總線技術(shù)。RapidIO是一種分組交換結(jié)構(gòu)，最初開發(fā)它的目的是用來連接線路板上的

  • LATTICE攜手PRAESUM推出SERIAL RapidIO解決方案

    Lattice Semiconductor近日宣布，網(wǎng)絡(luò)通信應(yīng)用的交換和橋接解決方案供應(yīng)商Praesum優(yōu)化了其用于LatticeECP2M系列的Serial RapidIO接口端點(diǎn)方案，LatticeECP2M系列是集成有SERDES I/O的低成本90nm FPGA。 此外

  • 串行 RapidIO: 高性能嵌入式互連技術(shù)

    摘要 串行RapidIO針對(duì)高性能嵌入式系統(tǒng)芯片間和板間互連而設(shè)計(jì)，它將是未來十幾年中嵌入式系統(tǒng)互連的最佳選擇。 本文比較RapidIO和傳統(tǒng)互連技術(shù)的優(yōu)點(diǎn)；介紹RapidIO協(xié)議架構(gòu)，包格式，互連拓?fù)浣Y(jié)構(gòu)以及串行Rap

  • 基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

    本文首先簡單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個(gè)RapidIO IP 上，從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。

  • 用RapidIO提高DSP陣列的性能

    “采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?！盨hippen說，“例如，多個(gè)飛思卡爾公司的StarCorebase

  • 迎合3.5G/4G基站Serial RapidIO架構(gòu)趨勢的解決方案

    隨著用戶對(duì)于行動(dòng)數(shù)據(jù)需求的增加，電信服務(wù)業(yè)者必須快速地布建 3.5G 和 4G 基站。這也使得下一代基站的架構(gòu)需要高頻寬的背板，以容納多重的基頻卡(baseband card)數(shù)據(jù)傳輸?shù)男枨螅l板則需要數(shù)組的多核心數(shù)字信

  • 全球首屈一指的RapidIO IP解決方案

    RapidIO最早是由美國Mercury Computer systems公司（美國水星計(jì)算機(jī)系統(tǒng)公司www.mc.com）為它的計(jì)算密集型信號(hào)處理系統(tǒng)自行開發(fā)的總線技術(shù)。RapidIO是一種分組交換結(jié)構(gòu)，最初開發(fā)它的目的是用來連接線路板上的

  • 利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理

    為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn)，要求他們將各種標(biāo)準(zhǔn)、組件和聯(lián)網(wǎng)設(shè)備融合成一個(gè)整體

  • 串行 RapidIO: 高性能嵌入式互連技術(shù)

    摘要 串行RapidIO針對(duì)高性能嵌入式系統(tǒng)芯片間和板間互連而設(shè)計(jì)，它將是未來十幾年中嵌入式系統(tǒng)互連的最佳選擇。 本文比較RapidIO和傳統(tǒng)互連技術(shù)的優(yōu)點(diǎn)；介紹RapidIO協(xié)議架構(gòu)，包格式，互連拓?fù)浣Y(jié)構(gòu)以及串行Rap

  • 基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

    本文首先簡單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個(gè)RapidIO IP 上，從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。

  • 利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理

    為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn)，要求他們將各種標(biāo)準(zhǔn)、組件和聯(lián)網(wǎng)設(shè)備融合成一個(gè)整體

  • 首款串行 RapidIO 2.1 IP 解決方案(Altera)

    Altera 公司 宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識(shí)產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場日益增長的帶寬和可靠性需求。該

  • 首款串行 RapidIO 2.1 IP 解決方案(Altera)

    Altera 公司 宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識(shí)產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場日益增長的帶寬和可靠性需求。該

  • IDT的RapidIO Gen2產(chǎn)品將提升無線、視頻等應(yīng)用的整體性能

    關(guān)鍵字: RapidIO MCU STM8L 在無線、視頻和嵌入式系統(tǒng)(如軍事)等領(lǐng)域，具有廣泛兼容性的RapidIO互連架構(gòu)提供了高性能的分組交換技術(shù)，能充分滿足芯片間與主板間通信(速率超過10Gbps)對(duì)可靠性與高帶寬的要求。但隨著