乘法器

我要報(bào)錯(cuò)

乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過(guò)使用一系列計(jì)算機(jī)算數(shù)技術(shù)來(lái)實(shí)現(xiàn)。乘法器不僅作為乘法、除法、乘方和開(kāi)方等模擬運(yùn)算的主要基本單元，而且還廣泛用于電子通信系統(tǒng)作為調(diào)制、解調(diào)、混頻、鑒相和自動(dòng)增益控制；另外還可用于濾波、波形形成和頻率控制等場(chǎng)合，因此是一種用途廣泛的功能電路。

20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

摘要：在數(shù)字信號(hào)處理中經(jīng)常需要進(jìn)行乘法運(yùn)算，乘法器的設(shè)計(jì)對(duì)整個(gè)器件的性能有很大的影響，在此介紹20×18比特定點(diǎn)陣列乘法器的設(shè)計(jì)。采用基4-Booth算法和4-2壓縮的方案，并采用先進(jìn)的集成電路工藝，使用SMIC O．18

數(shù)字電源
2009-06-13

乘法器 FPGA實(shí)現(xiàn) BSP 器件
四象限乘法器／除法器AD734在伽瑪相機(jī)中的應(yīng)用

摘　要：AD734是一個(gè)高精度高速的10 MHz四象限乘法/除法器，他與同類(lèi)產(chǎn)品相比，具有直接除法模式，高精度、低失真、低噪聲的特點(diǎn)，可以直接取代AD534。本文主要介紹AD734的工作原理、內(nèi)部結(jié)構(gòu)及其在伽瑪相機(jī)中的使用

消費(fèi)電子
2009-03-24

相機(jī) 除法器 AD 乘法器
利用可編程邏輯實(shí)現(xiàn)靈活高效的多媒體信號(hào)處理

從非常簡(jiǎn)單的消費(fèi)類(lèi)音/視頻播放器到在專(zhuān)業(yè)制作環(huán)境中使用的高度復(fù)雜的音視頻捕捉、編輯和回放系統(tǒng)，多媒體設(shè)備或系統(tǒng)的應(yīng)用范圍非常廣泛。人們?cè)趯?shí)現(xiàn)這類(lèi)應(yīng)用系統(tǒng)時(shí)會(huì)使用特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)、專(zhuān)用數(shù)字信號(hào)處理器

電子設(shè)計(jì)自動(dòng)化
2009-02-19

可編程邏輯信號(hào)處理 STRATIX 乘法器
用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

如今，即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計(jì)算能力。目前的FPGA包含專(zhuān)用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時(shí)鐘速度處理信號(hào)。

電子設(shè)計(jì)自動(dòng)化
2008-05-26

音頻 SYNPLIFY 乘法器 FPGA實(shí)現(xiàn)
用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

如今，即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計(jì)算能力。目前的FPGA包含專(zhuān)用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時(shí)鐘速度處理信號(hào)。

數(shù)字電源
2008-05-24

音頻 SYNPLIFY 乘法器 FPGA實(shí)現(xiàn)
DVB-S2中BCH譯碼器的硬件設(shè)計(jì)

本文通過(guò)對(duì)長(zhǎng)BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。

電子設(shè)計(jì)自動(dòng)化
2007-12-20

硬件設(shè)計(jì) DVB-S2 BCH譯碼器 BCH譯碼器乘法器
32位單精度浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對(duì)乘法器進(jìn)行了波形仿真, 并采用0.5CMOS工藝進(jìn)行邏輯綜合。

電子設(shè)計(jì)自動(dòng)化
2007-11-13

精度乘法器 FPGA實(shí)現(xiàn) BSP
基于并行流水線(xiàn)結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)

在用FPGA或?qū)Ｓ眉呻娐穼?shí)現(xiàn)數(shù)字信號(hào)處理算法時(shí)，計(jì)算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。

電子設(shè)計(jì)自動(dòng)化
2007-05-28

FIR濾波器乘法器 FPGA實(shí)現(xiàn) BSP
一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

對(duì)Booth算法產(chǎn)生的部分積重新合理分組，采用CSA和4-2壓縮器的混合電路結(jié)構(gòu)，對(duì)傳統(tǒng)的Wallace樹(shù)型乘法器進(jìn)行改進(jìn)，提出一種高速的樹(shù)型乘法器。

模擬
2006-11-02

AC CE 乘法器 BSP
一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

對(duì)Booth算法產(chǎn)生的部分積重新合理分組，采用CSA和4-2壓縮器的混合電路結(jié)構(gòu)，對(duì)傳統(tǒng)的Wallace樹(shù)型乘法器進(jìn)行改進(jìn)，提出一種高速的樹(shù)型乘法器。

線(xiàn)性電源
2006-10-30

AC CE 乘法器 BSP
一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

對(duì)Booth算法產(chǎn)生的部分積重新合理分組，采用CSA和4-2壓縮器的混合電路結(jié)構(gòu)，對(duì)傳統(tǒng)的Wallace樹(shù)型乘法器進(jìn)行改進(jìn)，提出一種高速的樹(shù)型乘法器。

數(shù)字電源
2006-10-30

AC CE 乘法器 BSP
基于FPGA的快速傅立葉變換

在對(duì)FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

FPGA 快速傅立葉變換乘法器 BSP

首頁(yè) 上一頁(yè) 1 2 3 4 下一頁(yè) 尾頁(yè)

乘法器

20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

四象限乘法器／除法器AD734在伽瑪相機(jī)中的應(yīng)用

利用可編程邏輯實(shí)現(xiàn)靈活高效的多媒體信號(hào)處理

用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

DVB-S2中BCH譯碼器的硬件設(shè)計(jì)

32位單精度浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

基于并行流水線(xiàn)結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)

一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

一種改進(jìn)的Wallace樹(shù)型乘法器的設(shè)計(jì)

基于FPGA的快速傅立葉變換

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻