-
高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法
本文介紹一種利用復(fù)雜可編程邏輯器件給高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時間標(biāo)簽的方法，并利用MAX PLUSⅡ開發(fā)環(huán)境驗證設(shè)計方案的正確性。此設(shè)計方案已經(jīng)成功地應(yīng)用到
-
基于LABVIEW的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
引言在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機(jī)插槽數(shù)量和中斷資源，
-
基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
賈正松0 引 言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運(yùn)算能力差;受限于計算機(jī)插槽數(shù)量和中斷資源;不便于連接與安裝;易受機(jī)箱內(nèi)電磁環(huán)境的影響。這些問題遏制了基于PCI
-
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計
作者：安徽工商職業(yè)學(xué)院 張春芳 康震群數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉(zhuǎn)換成離散信號，并送入CPU、MCU或DSP進(jìn)行處理?，F(xiàn)在流行的基于PCI總線設(shè)計的采集卡是數(shù)據(jù)采集系統(tǒng)的主流，其優(yōu)點是可以利用PCI總線
-
基于Windows98平臺開發(fā)DMA高速數(shù)據(jù)采集系統(tǒng)
摘要：介紹基于Windows98平臺的DMA虛擬設(shè)備驅(qū)動程序的開發(fā)，并給出了一個簡單的DMA虛擬設(shè)備驅(qū)動程序的開發(fā)實例。關(guān)鍵詞：直接存儲器存取(DMA)方式 虛擬設(shè)備驅(qū)動程序(VxD)Vt
-
基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)
引言USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對于數(shù)據(jù)量大的圖像來說，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求;而用USB進(jìn)行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支
-
基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計方案
在高雜波環(huán)境下工作的雷達(dá)系統(tǒng)要求大的瞬時動態(tài)范圍，才能實現(xiàn)對弱目標(biāo)信號的錄取，迫切需要設(shè)計實現(xiàn)高動態(tài)范圍的高速數(shù)據(jù)采集系統(tǒng)。鑒于此，本文在研究了ADC芯片選型、時鐘設(shè)計和前端電路設(shè)計對數(shù)據(jù)采集系統(tǒng)動態(tài)范圍的影響，提出了基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。經(jīng)論證該設(shè)計方案實現(xiàn)了一個16 b,65 MSPS的高速數(shù)據(jù)采集系統(tǒng)，用于實現(xiàn)對高雜波環(huán)境下雷達(dá)回波信號的采集。
-
基于DSP和FPGA的汽車防撞高速數(shù)據(jù)采集系統(tǒng)
摘要：隨著信息技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)已成為重要的現(xiàn)代化的工具，并且其應(yīng)用范圍也在不斷擴(kuò)大，在通信、雷達(dá)、醫(yī)療、遙測遙感等領(lǐng)域得到了廣泛的應(yīng)用。本文為了汽車防撞報警設(shè)備高速信號處理的目的，采用了DS
-
基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用
實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
-
基于LabVIEW平臺的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
引言 在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機(jī)插槽數(shù)量和中斷資源，現(xiàn)場信號對計算機(jī)安全有威脅，計算機(jī)內(nèi)
-
四通道高速數(shù)據(jù)采集系統(tǒng)設(shè)計
摘要：為滿足合成孔徑雷達(dá)中對寬帶I．Q基帶信號數(shù)據(jù)采集存儲的迫切需求，介紹了一種基于高速AD器件，以大容量FPGA為核心的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方法。利用高速ADC器件實現(xiàn)對寬帶I，Q信號采樣，F(xiàn)PGA完成AD的參數(shù)配置、
-
5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)
摘要：以某高速實時頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計要點，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC(analog to digital，模數(shù)轉(zhuǎn)換器)的設(shè)計、系統(tǒng)采樣時鐘設(shè)計、模數(shù)混合信號完整性
-
基于CY7C68013芯片的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計方案
在圖像處理、瞬態(tài)信號測量等一些高速、高精度的應(yīng)用中，需要進(jìn)行高速數(shù)據(jù)采集。USB 2.0接口以其高速率等優(yōu)點漸有取代傳統(tǒng)ISA及PCI數(shù)據(jù)總線的趨勢，熱插拔特性也使其成為各種PC外設(shè)的首選接口。EZ-USB FX2是Cypress公
-
基于嵌入式的高速數(shù)據(jù)采集系統(tǒng)
基于嵌入式的高速數(shù)據(jù)采集系統(tǒng)
-
基于嵌入式的高速數(shù)據(jù)采集系統(tǒng)
基于嵌入式的高速數(shù)據(jù)采集系統(tǒng)
-
基于A/D和DSP的高速數(shù)據(jù)采集系統(tǒng)方案介紹
中頻信號分為和差兩路,高速A／D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進(jìn)行采集。對于兩路數(shù)據(jù)采集電路,A／D與DSP的接口連接是一樣的。兩個A／D同時將和路與差路信號采樣,并分別送入兩個FIFO;DSP分時從兩個FIFO中
-
基于A/D和DSP的高速數(shù)據(jù)采集系統(tǒng)方案介紹
中頻信號分為和差兩路,高速A／D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進(jìn)行采集。對于兩路數(shù)據(jù)采集電路,A／D與DSP的接口連接是一樣的。兩個A／D同時將和路與差路信號采樣,并分別送入兩個FIFO;DSP分時從兩個FIFO中
-
USB接口多路高速數(shù)據(jù)采集系統(tǒng)在LabVIEW平臺的設(shè)計
引言 在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機(jī)插槽數(shù)量和中斷資源，現(xiàn)場信號對計算機(jī)安全有威脅，計算機(jī)內(nèi)
-
USB接口多路高速數(shù)據(jù)采集系統(tǒng)在LABVIEW平臺的設(shè)計
引言 在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機(jī)插槽數(shù)量和中斷資源，現(xiàn)場信號對計算機(jī)安全有威脅，計算機(jī)內(nèi)
-
便攜式高速數(shù)據(jù)采集系統(tǒng)設(shè)計
便攜式高速數(shù)據(jù)采集系統(tǒng)設(shè)計
