低電壓差分信號(hào)傳輸(LVDS)已經(jīng)在眾多應(yīng)用中得到驗(yàn)證,LVDS在傳送高數(shù)據(jù)率信號(hào)的同時(shí)還具有其它優(yōu)勢(shì): 與低電源電壓的兼容性;低功耗;低輻射;高抗干擾性;簡(jiǎn)單的布線(xiàn)和終端匹配。 LVDS為差分模式(圖1),這種模式
提出一種基于LVDS技術(shù)的視頻傳輸系統(tǒng),該系統(tǒng)是以APAl50和DS92LV18為核心,考慮到長(zhǎng)距離圖像傳輸?shù)男枰?,增加了LVDS差分信號(hào)預(yù)加重和均衡功能。實(shí)踐證明,該系統(tǒng)能夠滿(mǎn)足視頻圖像的遠(yuǎn)距離實(shí)時(shí)傳輸要求,結(jié)構(gòu)簡(jiǎn)單且擴(kuò)展性強(qiáng)。
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如
在投影技術(shù)主要采用CRT屏幕的年代,視頻數(shù)據(jù)大多被編碼為模擬信號(hào),并且在阻抗受到控制的環(huán)境中可達(dá)到絕佳的傳輸效果。但模擬顯示器并不適用于便攜式電子產(chǎn)品。直到液晶顯示器的問(wèn)世,便攜設(shè)備才真正能顯示視頻,視頻接口從此便完全數(shù)字化。對(duì)屏幕分辨率要求較低的小屏幕而言,CPU接口是最常見(jiàn)的解決方案。這只是一種從視頻來(lái)源到顯示器的平行數(shù)據(jù)總線(xiàn),驅(qū)動(dòng)的方式與內(nèi)存總線(xiàn)相同。顯示器內(nèi)部的區(qū)域單元格緩沖器(local frame buffer)可支持速度相當(dāng)慢的微處理器。
在投影技術(shù)主要采用CRT屏幕的年代,視頻數(shù)據(jù)大多被編碼為模擬信號(hào),并且在阻抗受到控制的環(huán)境中可達(dá)到絕佳的傳輸效果。但模擬顯示器并不適用于便攜式電子產(chǎn)品。直到液晶顯示器的問(wèn)世,便攜設(shè)備才真正能顯示視頻,視頻接口從此便完全數(shù)字化。對(duì)屏幕分辨率要求較低的小屏幕而言,CPU接口是最常見(jiàn)的解決方案。這只是一種從視頻來(lái)源到顯示器的平行數(shù)據(jù)總線(xiàn),驅(qū)動(dòng)的方式與內(nèi)存總線(xiàn)相同。顯示器內(nèi)部的區(qū)域單元格緩沖器(local frame buffer)可支持速度相當(dāng)慢的微處理器。
Maxim為其高速LVDS解串器產(chǎn)品線(xiàn)增添新成員:帶有LVDS系統(tǒng)接口的解串器MAX9268。MAX9268與MAX9259或MAX9249吉比特多媒體串行鏈路(GMSL)串行器配合使用,通過(guò)一對(duì)直流平衡的雙絞線(xiàn)或差分線(xiàn)構(gòu)成完備的雙向數(shù)字視頻鏈路。
針對(duì)彈載圖像采集設(shè)備與地面測(cè)試臺(tái)之間大量實(shí)時(shí)圖像數(shù)據(jù)高速傳輸?shù)膯?wèn)題,提出了采用LVDS技術(shù)與FPGA相結(jié)合的解決方案,詳細(xì)介紹了實(shí)時(shí)圖像數(shù)據(jù)傳輸部分的硬件組成及工作原理。實(shí)驗(yàn)結(jié)果表明,該方案的數(shù)據(jù)傳輸速度達(dá)到20 MB/s,很好地滿(mǎn)足了實(shí)時(shí)圖像數(shù)據(jù)發(fā)送和接收的速度要求。
Maxim為其高速LVDS串行器產(chǎn)品線(xiàn)增添新成員:帶有LVDS系統(tǒng)接口的串行器MAX9249。該串行器與MAX9260解串器配合使用,構(gòu)成吉比特多媒體芯片組。芯片組通過(guò)一對(duì)直流平衡的雙絞線(xiàn)或差分線(xiàn)構(gòu)成完備的雙向數(shù)字視頻鏈路。Max
低電壓差分信號(hào)(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號(hào)傳輸。本文描述了使用LVDS將高速信號(hào)分配到多個(gè)目的端的方法。 在一個(gè)數(shù)字系統(tǒng)中,當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí),時(shí)鐘分配非常重要
低電壓差分信號(hào)(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號(hào)傳輸。本文描述了使用LVDS將高速信號(hào)分配到多個(gè)目的端的方法。 在一個(gè)數(shù)字系統(tǒng)中,當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí),時(shí)鐘分配非常重要
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如處理
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如處理
引言 在某型雷達(dá)信號(hào)處理系統(tǒng)中,要求由上位機(jī)(普通PC)實(shí)時(shí)監(jiān)控雷達(dá)系統(tǒng)狀態(tài)并采集信號(hào)處理機(jī)的關(guān)鍵變量,這就要求在處理機(jī)與上位機(jī)之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機(jī)也能對(duì)信號(hào)處理板進(jìn)行控制,完成諸如處理
O 引言 現(xiàn)代雷達(dá)和通訊系統(tǒng)中的電磁環(huán)境越來(lái)越復(fù)雜。為了保證系統(tǒng)控制命令的準(zhǔn)確下發(fā),提高控制信號(hào)的抗干擾能力,并兼顧降低系統(tǒng)功耗,可采用串行LVDS信號(hào)格式來(lái)設(shè)計(jì)轉(zhuǎn)發(fā)電路。 1 終端處理系統(tǒng)的構(gòu)成 某
Fox Electronics 在其廣泛的 XpressO 晶體振蕩器系列增添了新型更小的3.3伏 XpressO XO LVDS 振蕩器。新款 FXO-LC33 系列 LVDS 振蕩器頻率范圍為 0.75MHz 至 1.35GHz,封裝尺寸為 3.2 mm x 2.5 mm,穩(wěn)定性高達(dá) ± 25
日前,德州儀器 (TI) 宣布推出首款可直接與 1.8V 供電處理器連接的 LVDS 串行器。SN75LVDS83B 采用 TI FlatLinkTM 技術(shù),無(wú)需使用 1.8V 及 2.5V 邏輯接口所需的高成本電平轉(zhuǎn)換器,從而不僅可顯著降低成本,而且還可將