SDRAM

我要報(bào)錯(cuò)

同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡稱SDRAM）是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronousDRAM)相比，可以有一個(gè)更復(fù)雜的操作模式。

多功能、高分辨率顯示方案設(shè)計(jì)

采用A3P125和SDRAM該方案采用A3P125和SDRAM的方式實(shí)現(xiàn)，由于A3125資源較為豐富，除了可以實(shí)現(xiàn)高分辨率的顯示以外，還可以實(shí)現(xiàn)多圖層的功能，功能上高于上述的方案。　　功能特點(diǎn)：　　1、采用Actel中等容量

單片機(jī)
2011-12-25

高分辨率 SDRAM HZ 總線接口
M4K塊移位寄存器數(shù)據(jù)讀進(jìn)方式的邏輯分析儀設(shè)計(jì)

摘要：采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片，QuartusⅡ?yàn)檐浖脚_(tái)，用硬件描速語言設(shè)計(jì)了一個(gè)具有變頻采樣時(shí)鐘和16路采樣通道，基于VGA顯示的邏輯分析僅．該設(shè)計(jì)方案利用FPGA內(nèi)部的M4K決作為移位寄存

工業(yè)控制
2011-12-19

邏輯分析儀移位寄存器 BSP SDRAM
基于VHDL的SDRAM接口設(shè)計(jì)

基于VHDL的SDRAM接口設(shè)計(jì)

嵌入式教程
2011-11-13

接口設(shè)計(jì) VHDL 狀態(tài)轉(zhuǎn)移 SDRAM
臺(tái)灣茂德董事長陳民良表示將放棄DRAM轉(zhuǎn)而生產(chǎn)SDRAM、Mobile RAM等

茂德26日臨時(shí)股東會(huì)通過3大重要議案，包括減資、債轉(zhuǎn)股的增資和策略伙伴的私募案后，新的財(cái)務(wù)平臺(tái)正式誕生，但以長遠(yuǎn)經(jīng)營來看，茂德即使過了財(cái)務(wù)重?fù)?dān)這一關(guān)，那長遠(yuǎn)經(jīng)營的核心業(yè)務(wù)在何方？董事長陳民良表示，利基型內(nèi)

模擬
2011-08-30

DDR MOBILE DRIVER SDRAM
指紋識(shí)別的DSP實(shí)現(xiàn)方案

1 引言　　指紋識(shí)別技術(shù)通過分析指紋的局部特征，從中抽取詳盡的特征點(diǎn)，從而可靠地確認(rèn)個(gè)人身份。指紋識(shí)別不僅具有許多獨(dú)到的信息安全優(yōu)點(diǎn)，更重要的是具有很高的實(shí)用性、可行性。　　目前多數(shù)指紋識(shí)別系統(tǒng)是將

數(shù)字電源
2011-08-20

FPGA 指紋識(shí)別 DSP實(shí)現(xiàn) SDRAM
指紋識(shí)別的DSP實(shí)現(xiàn)方案

指紋識(shí)別的DSP實(shí)現(xiàn)方案

嵌入式教程
2011-08-20

FPGA 指紋識(shí)別 DSP實(shí)現(xiàn) SDRAM
DM642上5/3提升小波的優(yōu)化

在新的圖像壓縮標(biāo)準(zhǔn)JPEG2000中，采用9/7、5/3提升小波變換作為編碼算法，其中5/3小波變換是一種可逆的整數(shù)變換，可以實(shí)現(xiàn)無損或有損的圖像壓縮。在通用的DSP芯片上實(shí)現(xiàn)該算法具有很好的可擴(kuò)展性、可升級性與易維護(hù)性

數(shù)字電源
2011-08-09

數(shù)據(jù)傳輸小波變換 DM642 SDRAM
DM642上5/3提升小波的優(yōu)化

DM642上5/3提升小波的優(yōu)化

嵌入式教程
2011-08-09

數(shù)據(jù)傳輸小波變換 DM642 SDRAM
爾必達(dá)25納米DRAM試產(chǎn)成功

日本存儲(chǔ)器大廠爾必達(dá)(Elpida)公布，已于2011年7月試產(chǎn)25納米(nm)的2GB DDR3SDRAM「EDJ2104BFSE／EDJ2108BFSE」樣品。該公司為全球首家推出25納米DRAM的企業(yè)，芯片面積也是世界最小。爾必達(dá)表示，25納米制程技術(shù)早于

消費(fèi)電子
2011-08-04

DRAM 爾必達(dá) GB SDRAM
爾必達(dá)25納米DRAM試產(chǎn)成功

日本存儲(chǔ)器大廠爾必達(dá)(Elpida)公布，已于2011年7月試產(chǎn)25納米(nm)的2GBDDR3SDRAM「EDJ2104BFSE／EDJ2108BFSE」樣品。該公司為全球首家推出25納米DRAM的企業(yè)，芯片面積也是世界最小。爾必達(dá)表示，25納米制程技術(shù)早于5

模擬
2011-08-03

DRAM 爾必達(dá) GB SDRAM
基于TMS320VC5509A 的圖像采集處理系統(tǒng)

　　RCK = CLK OUT （ 1）OE = CE2+ AOE （ 2）RE = CE2+ ARE （ 3）式中： RCK 為FIFO 的讀時(shí)鐘信號引腳； CLKOUT 為DSP 輸出時(shí)鐘； / OE 為FIFO 的輸出使能信號； / AOE 為EMIF 接口的輸出使能信號； /RE 為FIFO 的

測試測量
2011-08-01

DSP 圖像采集處理系統(tǒng) TMS320VC5509A SDRAM
基于TMS320VC5509A 的圖像采集處理系統(tǒng)

　　RCK = CLK OUT （ 1）OE = CE2+ AOE （ 2）RE = CE2+ ARE （ 3）式中： RCK 為FIFO 的讀時(shí)鐘信號引腳； CLKOUT 為DSP 輸出時(shí)鐘； / OE 為FIFO 的輸出使能信號； / AOE 為EMIF 接口的輸出使能信號； /RE 為FIFO 的

數(shù)字電源
2011-07-30

DSP 圖像采集處理系統(tǒng) TMS320VC5509A SDRAM
高速圖像處理系統(tǒng)中DDR2-SDRAM接口的設(shè)計(jì)

摘要：為了滿足高速圖像處理系統(tǒng)中需要高接口帶寬和大容量存儲(chǔ)的目的，采用了FPGA外接DDR2-SDRAM的設(shè)計(jì)方法，提出一種基于VHDL語言的DDR2-SDRAM控制器的方案，針對高速圖像處理系統(tǒng)中的具體情況，在Xilinx的ML506開發(fā)

工業(yè)控制
2011-07-22

接口的設(shè)計(jì) 圖像處理系統(tǒng) DDR SDRAM
爾必達(dá)樣品供貨采用8Gbit DDR3 SDRAM

爾必達(dá)存儲(chǔ)器宣布，開始樣品供貨采用TSV（Through Silicon Via，硅貫通孔）技術(shù)積層4個(gè)2Gbit DDR3 SDRAM芯片和1個(gè)接口芯片的單封裝DDR3 SDRAM。爾必達(dá)表示采用TSV技術(shù)實(shí)現(xiàn)32bit的輸入輸出“在全球尚屬首次”。據(jù)爾必

消費(fèi)電子
2011-06-30

爾必達(dá) GB DDR3 SDRAM
bf561的loader過程

近來開始用BF 561設(shè)計(jì)圖像匹配系統(tǒng)。所以把這一過程的所得記錄在此，以便與大家共享?！　≡诔绦蛳螺d這個(gè)環(huán)節(jié)上遇到如下一些問題：　　visual dsp++5.0下針對BF561開發(fā)板的燒寫flash的程序，不能正常下載，重新編譯一

單片機(jī)
2011-06-29

NI LOADER BF561 SDRAM
ARM啟動(dòng)過程

ARM啟動(dòng)過程

嵌入式教程
2011-06-27

ARM 啟動(dòng)過程 BSP SDRAM
bf561的loader過程

近來開始用BF 561設(shè)計(jì)圖像匹配系統(tǒng)。所以把這一過程的所得記錄在此，以便與大家共享?！　≡诔绦蛳螺d這個(gè)環(huán)節(jié)上遇到如下一些問題：　　visual dsp++5.0下針對BF561開發(fā)板的燒寫flash的程序，不能正常下載，重新編譯一

數(shù)字電源
2011-06-27

NI LOADER BF561 SDRAM
DDR SDRAM在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

在數(shù)據(jù)處理中為了更好地對被測對象進(jìn)行處理和分析，研究人員們把重點(diǎn)更多的放在高速、高精度、高存儲(chǔ)深度的數(shù)據(jù)采集系統(tǒng)的研究上由于A／D芯片及高性能的FPGA的出現(xiàn)，已經(jīng)可以實(shí)現(xiàn)高速高精度的數(shù)據(jù)處理，則

測試測量
2011-05-11

高速數(shù)據(jù)采集系統(tǒng) DDR BSP SDRAM
處理器外接SDRAM的控制技術(shù)介紹

現(xiàn)代的處理器(SoC)或DSP都內(nèi)建有內(nèi)存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等內(nèi)存的控制接口。但不同處理器內(nèi)部的內(nèi)存控制方式都不盡相同，而且它們的控制程序大部分都位于開機(jī)程序內(nèi)，皆屬于

數(shù)字電源
2011-04-23

處理器控制技術(shù) 內(nèi)存控制器 SDRAM
處理器外接SDRAM的控制技術(shù)介紹

處理器外接SDRAM的控制技術(shù)介紹

嵌入式教程
2011-04-23

處理器控制技術(shù) 內(nèi)存控制器 SDRAM

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

SDRAM

多功能、高分辨率顯示方案設(shè)計(jì)

M4K塊移位寄存器數(shù)據(jù)讀進(jìn)方式的邏輯分析儀設(shè)計(jì)

基于VHDL的SDRAM接口設(shè)計(jì)

臺(tái)灣茂德董事長陳民良表示將放棄DRAM轉(zhuǎn)而生產(chǎn)SDRAM、Mobile RAM等

指紋識(shí)別的DSP實(shí)現(xiàn)方案

指紋識(shí)別的DSP實(shí)現(xiàn)方案

DM642上5/3提升小波的優(yōu)化

DM642上5/3提升小波的優(yōu)化

爾必達(dá)25納米DRAM試產(chǎn)成功

爾必達(dá)25納米DRAM試產(chǎn)成功

基于TMS320VC5509A 的圖像采集處理系統(tǒng)

基于TMS320VC5509A 的圖像采集處理系統(tǒng)

高速圖像處理系統(tǒng)中DDR2-SDRAM接口的設(shè)計(jì)

爾必達(dá)樣品供貨采用8Gbit DDR3 SDRAM

bf561的loader過程

ARM啟動(dòng)過程

bf561的loader過程

DDR SDRAM在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

處理器外接SDRAM的控制技術(shù)介紹

處理器外接SDRAM的控制技術(shù)介紹

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻