SerDes

關注人關注

我要報錯

SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種主流的時分多路復用(TDM)、點對點(P2P)的串行通信技術。即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，提升信號的傳輸速度，從而大大降低通信成本。

基于FPGA的8b/10b SERDES接口設計：技術與實現(xiàn)

隨著大數(shù)據(jù)和高速通信技術的飛速發(fā)展，數(shù)據(jù)傳輸對帶寬和效率的需求日益增加。傳統(tǒng)的并行接口因受限于時序同步、信號干擾及設計復雜度等問題，逐漸被高速串行接口所取代。其中，基于FPGA的8b/10b SERDES（Serializer-Deserializer）接口設計因其高帶寬、低引腳數(shù)及靈活性，成為嵌入式系統(tǒng)和高性能計算領域的熱門選擇。本文將深入探討基于FPGA的8b/10b SERDES接口設計的技術細節(jié)與實現(xiàn)方法，并附以簡化的代碼示例。

嵌入式分享
2024-09-18

FPGA SERDES 接口設計
上海芯熾科技推出創(chuàng)新MIPI A-PHY協(xié)議芯片：引領車載和長距離視頻傳輸技術革新

MIPI A-PHY協(xié)議是一種專為汽車應用設計的高速數(shù)據(jù)傳輸接口標準，旨在滿足車載系統(tǒng)對高速、長距離數(shù)據(jù)傳輸?shù)膰揽列枨蟆Ｉ虾Ｐ緹肟萍技瘓F有限公司，一家在高端模擬集成電路領域具有深厚技術積累的企業(yè)，于近日在第十屆松山湖論壇上介紹其公司旗下最新的兩款基于MIPI A-PHY協(xié)議的新型串行解串器芯片——SC5501和SC5502。這一技術突破在第十四屆松山湖中國IC創(chuàng)新高峰論壇上首次亮相，展示了其在高帶寬和長距離視頻傳輸技術方面的領先能力。

21ic編輯部
2024-05-18

SerDes 上海芯熾科技 MIPI A-PHY
Alphawave Semi開設渥太華辦事處

新辦事處包括廣大的實驗室空間，用來加快公司在高速連接方面的技術領先地位倫敦和多倫多2023年3月4日 /美通社/ -- 世界技術基礎設施高速連接領域的全球領導者 Alphawave Semi (LSE: AWE) 今天宣布在安大略省渥太華開設新辦事處。 ...

產(chǎn)業(yè)動態(tài)
2023-03-04

SEMI BSP ALPHA SERDES
Alphawave IP為臺積公司N3E工藝實現(xiàn)首次測試芯片流片

新的SerDes解決方案將于本月在加利福尼亞州圣克拉拉的臺積公司2022"開放創(chuàng)新平臺"（OIP）上推出倫敦和多倫多2022年10月24日 /美通社/ -- 全球技術基礎設施高速連接領域的全球領先企業(yè)Alphawave IP（倫敦證券交易所：AWE）今天宣...

產(chǎn)業(yè)動態(tài)
2022-10-25

芯片 IP ALPHA SERDES
更小攝像頭和更多屏幕的智能汽車，可以選擇這幾顆芯片來優(yōu)化

更多的攝像頭和屏幕，更小巧的易于嵌入汽車外形的攝像頭，這是當前智能汽車產(chǎn)品形態(tài)發(fā)展的幾個趨勢。面對這樣的情況，如何能夠優(yōu)化設計，實現(xiàn)更低設計成本的同時，實現(xiàn)更好的性能和可靠性？全新的SerDes IC芯片和高集成度的攝像頭用PMIC可以提供一臂之力。

劉巖軒
2022-07-28

汽車攝像頭顯示屏 PMIC SerDes
高帶寬數(shù)據(jù)接口總線的寬度如何降低

在工業(yè)實現(xiàn)當中，需要降低總線接口的寬度，這里專門有一種設備叫工業(yè)用串行/解串器(SerDes)，它可以降低高帶寬數(shù)據(jù)接口總線寬度。使用一個串行器就可以把數(shù)據(jù)從一個寬并行數(shù)

嵌入式硬件
2019-10-19

serdes 總線與接口高帶寬數(shù)據(jù)接口總線
關于FPGA芯片的SERDES接口的電路設計方案

隨著FPGA發(fā)展到今天，SerDes(Serializer-Deserializer)基本上是標配了。從PCI到PCI Express, 從ATA到SATA，從并行ADC接口到JESD204, 從RIO到Serial RIO,…等等，都是在借助SerDes來提高性能。

嵌入式硬件
2019-07-30

PCI serdes 電路設計 fpga芯片
SERDES的數(shù)字系統(tǒng)中高效時鐘設計方案

數(shù)字系統(tǒng)的設計師們面臨著許多新的挑戰(zhàn)，例如使用采用了串行器/解串器（SERDES）技術的高速串行接口來取代傳統(tǒng)的并行總線架構?；赟ERDES的設計增加了帶寬，減少了信號數(shù)量。

嵌入式教程
2018-10-01

serdes 數(shù)字系統(tǒng) 設計教程高效時鐘
展望未來多核DSP技術不僅僅是小把戲

“多核DSP”也許對大多數(shù)人而言并不是個陌生的概念，早在幾年前，為了提升性能、降低功耗，在處理器中增加內(nèi)核已經(jīng)成為計算和嵌入式處理器產(chǎn)業(yè)的標準作法。然而，正當多內(nèi)核技術在處理器領域發(fā)展得紅紅火火之時，多核DSP似乎顯得不瘟不火，還僅僅停留在無線基礎設施應用上。

嵌入式教程
2018-08-30

DSP serdes 多核dsp srio c6474 技術教程
32 Gbps 高速SerDes 量產(chǎn)測試方案

作者：曹旭榮，方延奮，王業(yè)清 (愛德萬測試（中國）管理有限公司)摘要：隨著SerDes芯片集成度，復雜度，傳輸速率的不斷提高，傳統(tǒng)的自動化測試系統(tǒng)已經(jīng)無法滿足SerDes測試速率需求。為解決該測試難題，

測試測量
2018-05-31

serdes 93000 32gbps
高性能SERDES及其在CPRI接口的應用分析

1引言隨著數(shù)據(jù)寬帶網(wǎng)絡的迅猛發(fā)展，需要不斷提高系統(tǒng)設備的業(yè)務容量。目前的趨勢是采用高速串行通信技術，即采用串行解串器SERDES，把低速的并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)連接

嵌入式硬件
2017-09-15

serdes 總線與接口 cpri接口
FPD-Link II顯示SerDes概述

概述美國國家半導體嵌入式時鐘LVDS SerDes FPD-Link II系列具有強大的功能，超過了前幾代FPD-Link SerDes在顯示應用上的信號質(zhì)量。 FPD-Link芯片組將寬并行RGB總線串行化為

消費電子
2015-08-12

LVDS PD LINK SERDES
ECP3 FPGA系列:AMC評估開發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強的DSP架構，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術，查找表(LUT)高達149k邏輯單元，支持高達486個用戶I/O，提供高達320個18×18乘法

電子設計自動化
2014-10-16

I/O LATTICE FPGA SERDES
基于FPGA的異步LVDS過采樣的研究和實現(xiàn)

摘要：針對LVDS接口，研究并實現(xiàn)了一種基于FPGA的LVDS過采樣技術，重點對LVDS過采樣技術中系統(tǒng)組成、ISERDESE2、時鐘采樣、數(shù)據(jù)恢復單元、時鐘同步狀態(tài)機等關鍵技術進行了描述，并基于Xilinx FPGA進行了驗證，傳輸速

電子設計自動化
2014-08-31

異步 LVDS FPGA SERDES
Xilinx SerDes調(diào)試方案

FPGA SERDES的應用需要考慮到板級硬件，SERDES參數(shù)和使用，應用協(xié)議等方面。由于這種復雜性，SERDES的調(diào)試工作對很多工程師來說是一個挑戰(zhàn)。

數(shù)字電源
2014-06-03

Xilinx 調(diào)試 VI SERDES
Lattice：ECP5打破常規(guī)

硅谷2014之行(四)針對Alter和Xilinx在高端有Stratix和Virtex、在低端有Cyclone和Spartan產(chǎn)品的情況下，Lattice(萊迪思)選擇了從中端切入的策略，從而在剛進入FPGA應用市場時能夠有效地避免與已在高端和低端市場確立

21ic專訪
2014-05-04

封裝 LATTICE FPGA SERDES
萊迪思發(fā)布“打破常規(guī)”的ECP5 FPGA產(chǎn)品系列

萊迪思半導體公司近日宣布推出ECP5™產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡、微型服務器、寬帶接入、工業(yè)視頻等大批量應用。ECP5產(chǎn)品系列“打破陳規(guī)”，提供基于

電子設計自動化
2014-04-18

產(chǎn)品系列萊迪思 FPGA SERDES
萊迪思推出ECP5 FPGA產(chǎn)品系列

萊迪思(Lattice)發(fā)表ECP5產(chǎn)品系列，提供工程師以SERDES為基礎的解決方案，可快速增加功能與特色，搭配特殊應用積體電路(ASIC)或特定應用標準產(chǎn)品(ASSP)，不僅降低開發(fā)風險，同時加快上市時程，適用于小型基地臺、微型

半導體
2014-04-17

產(chǎn)品系列萊迪思 FPGA SERDES
Advantest數(shù)位量測模組滿足超高速SerDes量產(chǎn)測試

愛德萬測試(Advantest)宣布發(fā)表最新數(shù)位量測模組 Pin Scale 串列連結(PSSL)模組卡，此模組專為滿足目前高速半導體從事原速(At-speed)工程特性量測與大量生產(chǎn)制造所設計，資料傳輸率最高可達16 Gbps，為傳輸率最快的整

半導體
2014-04-17

超高速 TEST AN SERDES
萊迪思發(fā)ECP5 FPGA產(chǎn)品系列適用于眾多應用

[導讀] 萊迪思半導體公司（NASDAQ： LSCC）今日宣布推出ECP5?產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡、微型服務器、寬帶接入、工業(yè)視頻等大批量應用。關鍵詞

半導體
2014-04-16

產(chǎn)品系列萊迪思 FPGA SERDES

首頁上一頁 1 2 3 4 5 下一頁尾頁

SerDes

基于FPGA的8b/10b SERDES接口設計：技術與實現(xiàn)

上海芯熾科技推出創(chuàng)新MIPI A-PHY協(xié)議芯片：引領車載和長距離視頻傳輸技術革新

Alphawave Semi開設渥太華辦事處

Alphawave IP為臺積公司N3E工藝實現(xiàn)首次測試芯片流片

更小攝像頭和更多屏幕的智能汽車，可以選擇這幾顆芯片來優(yōu)化

高帶寬數(shù)據(jù)接口總線的寬度如何降低

關于FPGA芯片的SERDES接口的電路設計方案

SERDES的數(shù)字系統(tǒng)中高效時鐘設計方案

展望未來多核DSP技術不僅僅是小把戲

32 Gbps 高速SerDes 量產(chǎn)測試方案

高性能SERDES及其在CPRI接口的應用分析

FPD-Link II顯示SerDes概述

ECP3 FPGA系列:AMC評估開發(fā)方案

基于FPGA的異步LVDS過采樣的研究和實現(xiàn)

Xilinx SerDes調(diào)試方案

Lattice：ECP5打破常規(guī)

萊迪思發(fā)布“打破常規(guī)”的ECP5 FPGA產(chǎn)品系列

萊迪思推出ECP5 FPGA產(chǎn)品系列

Advantest數(shù)位量測模組滿足超高速SerDes量產(chǎn)測試

萊迪思發(fā)ECP5 FPGA產(chǎn)品系列適用于眾多應用

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻