-
建立在ARM基礎(chǔ)上的ADSL2+測試儀的設(shè)計
建立在ARM基礎(chǔ)上的ADSL2+測試儀的設(shè)計
-
最常見的和最離譜的求職面試錯誤
面試時要求喝一口招聘經(jīng)理的咖啡是最不明智的舉動，尤其在你想要這份工作的情況下。如坐針氈時脫下鞋子，或者問面試官“再說一下這公司叫啥來著？”這種舉動絕不會讓你得到工作機會，不過它們倒可以登上我
-
最常見的和最離譜的求職面試錯誤
最常見的和最離譜的求職面試錯誤
-
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計
本文基于DSP Builder的VGA接口設(shè)計方法，對VGA接口時序和系統(tǒng)設(shè)計需求進行了介紹，并在硬件平臺下實現(xiàn)一維與二維信號的顯示。 VGA接口標準 VGA顯像原理 顯示器通過光柵掃描的方式，電子束在顯示屏幕上
-
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計
-
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計
-
職場點評：最常見的求職面試錯誤
雇主招聘的不是一串技能和成就。他們雇用的是整個人：他們的個性，他們的簡歷，他們的批判性思維和創(chuàng)新能力。無論就業(yè)市場競爭多么激烈，你在面試時留給雇主的印象，通常都將成為錄用與否的決定性因素。 面試時要求
-
職場點評：最常見的求職面試錯誤
職場點評：最常見的求職面試錯誤
-
用C++ Builder實現(xiàn)組態(tài)王實時監(jiān)控艾默生變頻器
用C++ Builder實現(xiàn)組態(tài)王實時監(jiān)控艾默生變頻器
-
15個最奇怪的簡歷錯誤
鑒于45％的人力資源經(jīng)理說，他們總是花不到一分鐘的時間來看簡歷。也就是說，平均每個職位的申請者簡歷，經(jīng)理們是沒有太多時間來看他們的簡歷的。這是可以理解的事情。有些人可能會去嘗試讓簡歷帶有一定的個性以期待
-
15個最奇怪的簡歷錯誤
15個最奇怪的簡歷錯誤
-
新版Flash Builder支持iOS和黑莓設(shè)備
新浪科技訊 北京時間6月21日凌晨消息，從今天起，開發(fā)人員將可以使用Adobe Flash Builder平臺為蘋果iOS設(shè)備和RIM黑莓設(shè)備開發(fā)應用。 開發(fā)人員將可以使用版本號為4.5.1的Flash Builder為蘋果iPad、iPhone和黑莓P
-
基于DSP Builder的VGA接口設(shè)計
隨著電子技術(shù)的發(fā)展，VGA(視頻圖形陣列)接口出現(xiàn)在很多嵌入式平臺上，用于圖像信息的實時顯示等。在某些情況下，設(shè)計者希望通過普通的顯示器或投影儀觀測FPGA內(nèi)部的一些矢量信號，即把帶VGA接口的顯示器當作示波器使
-
基于DSP Builder的VGA接口設(shè)計
基于DSP Builder的VGA接口設(shè)計
-
基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn)
在信息信號處理過程中,如對信號的過濾、檢測、預測等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長單位脈沖響應（IIR）濾波器和有限長單位脈沖響應（FIR）濾波器兩種
-
基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn)
在信息信號處理過程中,如對信號的過濾、檢測、預測等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長單位脈沖響應（IIR）濾波器和有限長單位脈沖響應（FIR）濾波器兩種
-
基于Matlab／DSP Builder任意波形信號發(fā)生器的兩種設(shè)計
根據(jù)傳統(tǒng)型任意波形信號發(fā)生器和基于DDS任意波形信號發(fā)生器的設(shè)計原理，采用Matlab／DSP Builder的建模方法，在DSP Builder平臺上完成兩種原理的系統(tǒng)建模和仿真，并用SignalCompiler工具對模型進行編譯，產(chǎn)生QuartusⅡ能夠識別的VHDL源程序，并通過FPGA芯片EP2C8Q208C來實現(xiàn)，最后用SignalTapⅡ進行硬件測試。經(jīng)系統(tǒng)仿真和硬件測試，證明兩種設(shè)計方法的正確性。比較傳統(tǒng)的硬件描述語言建模，該方法設(shè)計簡單、修改方便、成本低、不涉及到任何編程，對硬件理論知識要
-
基于Matlab／DSP Builder任意波形信號發(fā)生器的兩種設(shè)計
基于Matlab／DSP Builder任意波形信號發(fā)生器的兩種設(shè)計
-
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計
針對使用硬件描述語言進行設(shè)計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計流程，設(shè)計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設(shè)計進行了驗證。結(jié)果表明，所設(shè)計的FIR濾波器功能正確，性能良好。
-
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計
針對使用硬件描述語言進行設(shè)計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計流程，設(shè)計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設(shè)計進行了驗證。結(jié)果表明，所設(shè)計的FIR濾波器功能正確，性能良好。
xiaoqihuaihuai
wml30
carl521
a19930615
oo020200220
鑫越電子
chenARM
chenARM
chenARM
chenARM
chenARM
meng__@126.com
上地是蘋果
tianmu354
zhaoyunlong5212
lbxiand
flower_huanghua
掛漏哺糟
zanjun
zjswuyunbo
