DDS

一種基于DDS技術的信號發(fā)生器研究與實現(xiàn)

研究了一種基于DDS芯片AD9850和單片機AT89S52的信號發(fā)生器系統(tǒng)，能夠產生正弦波、三角波和方波三種波形。該系統(tǒng)頻率、幅值均可數(shù)控調節(jié)，相比傳統(tǒng)信號發(fā)生器的性能，具有頻帶寬、頻率穩(wěn)、波形良好、

基于DSP和DDS技術的氣體濃度檢測系統(tǒng)

引 言 ADSP-BF531處理器是ADI公司Blackfin系列產品的成員，專為滿足當今嵌入式音頻、視頻和通信應用的計算要求和低功耗條件而設計的新型16位嵌入式處理器。它基于由ADI和Int

基于DDS的頻譜分析儀設計

該系統(tǒng)依據(jù)外差原理．采用單片機與FPGA相結合，實現(xiàn)頻率范圍為l～30 MHz信號的頻譜分析。測試結果證明，系統(tǒng)穩(wěn)定可靠，人機交互界面友好，操作簡易方便。

如何預測直接數(shù)字頻率合成器(DDS)輸出頻譜中主相位截斷雜散的頻率和幅度

現(xiàn)代直接數(shù)字頻率合成器(DDS)通常利用累加器和數(shù)字頻率調諧字(FTW)在累加器輸出端產生周期性的N位數(shù)字斜坡（見圖1）。 此數(shù)字斜坡可依據(jù)公式1定義DDS的輸出頻率(fO)，其中f

基于DDS跳頻信號源的設計與實現(xiàn)[圖]

基于AVR單片機和FPGA實現(xiàn)DDS的數(shù)字式移相信號發(fā)生器設計方案

1 前 言 移相信號發(fā)生器屬于信號源的一個重要組成部分，但傳統(tǒng)的模擬移相有許多不足，如移相輸出波形易受輸入波形的影響，移相角度與負載的大小和性質有關，移相精度不高，分辨率較低等。而且，傳統(tǒng)的

一種基于Spartan3E的DDS優(yōu)化設計

基于FPGA的并行DDS

基于DDS的電路板檢測儀信號源設計

基于Nios的DDS高精度信號源實現(xiàn)

基于AD9850構成的DDS正弦波信號發(fā)生器設計與實現(xiàn)

論文設計開發(fā)了基于AD9850構成的DDS正弦波信號發(fā)生器的硬件系統(tǒng)，其頻率范圍為0~30MHz,根據(jù)軟件設計的總體構想并結合硬件電路，給出了總體以及子模塊的流程圖，并用C語言編制相應程序.系統(tǒng)調試和測試結果表明，所設計

基于FPGA+DDS的信號源設計與實現(xiàn)

ADI常用DDS的線性掃頻特性比較研究

　線性調頻連續(xù)波(LFMCM)雷達具有不存在距離盲區(qū)、時帶積大、發(fā)射功率低、截獲率小、接收靈敏度高等優(yōu)點，因而在汽車防撞、毫米波成像、探測埋地物件(地雷、管道等)、導彈末制導等領域發(fā)揮著越來越重要的作用。傳統(tǒng)的LFMCM主要采用壓控振蕩器來實現(xiàn)，這種方法不能保證信號的高線性度。因此，現(xiàn)今愈來愈多地采用基于DDS的產生方法，其主要優(yōu)勢在于工作模式多、頻率轉換(掃頻)時間快、頻率分辨率高、輸出相位可調。其劣勢在于雜散較大，輸出頻率范圍較低(一般小于系統(tǒng)時鐘的1／3)。另一方面，受DDS輸出頻率范圍的限制，往往

基于FPGA技術的DDS波形發(fā)生器的原理與設計

　　本文介紹了基于FPGA技術的DDS波形發(fā)生器的原理與設計，并利用SignalTapII嵌入式邏輯分析儀對正弦波、三角波、方波、鋸齒波進行仿真驗證。實驗結果表明，利用FPGA能在很短時間內快速構建任意波形，提

DDS的FPGA實現(xiàn)設計

根據(jù)圖1，并假定相位控制字為0，這時DDS的核心部分相位累加器的FPGA的設計可分為如下幾個模塊：相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和輸出數(shù)據(jù)寄存器REG2，其內部組成框圖如圖 2所示。圖中，輸入信號有時

系統(tǒng)的整體組裝DDS的VHDL源程序

歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）來源:ks990次

基于FPGA 的三相正弦DDS 的設計與實現(xiàn)

摘要：利用FPGA芯片及D/A轉換器,采用直接數(shù)字頻率合成(DDS)技術,設計并實現(xiàn)了相位、頻率可控的三相正弦信號發(fā)生器。正弦調制波的產生采用查表法,僅將1/4周期的正弦波數(shù)據(jù)存入ROM中,減少了系統(tǒng)的硬件開銷。經過仿真和

DDS+PLL頻率合成技術與應用

　　在現(xiàn)代電子測量、雷達、通信系統(tǒng)、電子對抗等技術領域中，具有頻率范圍寬，分辨率高，轉換快速的多種模式的信號源是重要和必不可少的。20世紀70～80年代大都采用鎖相頻率合成技術，實現(xiàn)頻率范圍為D

基于FPGA與DDS的信號源設計與實現(xiàn)

目前，大多通信設備都是針對某一種或少量幾種固定的通信體制、信號調制樣式以及信號特征參數(shù)，例如GSM移動通信信號只有GMSK一種調制樣式，其調制速率為22.8 Kbit/s，因此這類通信設備中的數(shù)字信號激勵器或數(shù)字波形形

改進的DAC相位噪聲測量以支持超低相位噪聲DDS應用

這些高性能系統(tǒng)中的系統(tǒng)設計人員將選擇超低相位噪聲振蕩器，并且從噪聲角度來講，信號鏈的目標就是使振蕩器相位噪聲曲線的惡化最小。這就要求對信號鏈上的各種元器件做殘余或加性的相位噪聲測量。最近發(fā)