-
簡述DDS原理及其基于FPGA的實現(xiàn)
DDS同 DSP（數(shù)字信號處理）一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣
-
某米波雷達(dá)頻率綜合器的設(shè)計與實現(xiàn)
摘要：介紹了基于DDS的米波段頻率綜合器的工作原理，給出了設(shè)計方案，并針對DDS固有高階交調(diào)雜散采用了雙路參考信號的設(shè)計，得到了良好的實驗結(jié)果。 關(guān)鍵詞：DDS固有高階交調(diào)雜散；雙路參考信號；低相噪低雜散
-
AD9959簡化測控通信系統(tǒng)中多路DDS之間信號同步設(shè)計
引言 近年來，為了提高信息傳輸速率，增強(qiáng)通信抗干擾能力，飛行器測控通信系統(tǒng)巳從統(tǒng)一載波體制向擴(kuò)頻統(tǒng)一測控通信體制發(fā)展。但是，這種寬帶擴(kuò)頻測控技術(shù)的應(yīng)用使得同步設(shè)計成為系統(tǒng)實現(xiàn)的難點，尤其對于多頻率
-
基于FPGA的任意波形發(fā)生器設(shè)計與研究
標(biāo)簽：FPGA DDS任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號發(fā)生器， 它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形， 也可以表現(xiàn)出載波調(diào)制的多樣化， 如： 產(chǎn)生調(diào)頻、調(diào)幅、調(diào)相和脈沖調(diào)制
-
基于DDS的高速定時同步方法
摘要：定時同步是高速數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)也是難點問題。在對鎖相環(huán)數(shù)字化設(shè)計、DDS原理結(jié)構(gòu)和參數(shù)設(shè)計進(jìn)行研究的基礎(chǔ)上，提出了一種基于DDS的高速定時同步方法，對該定時同步方法的原理結(jié)構(gòu)框圖進(jìn)行了詳細(xì)的論述，對
-
單片機(jī)與FPGA實現(xiàn)等精度頻率測量和IDDS技術(shù)設(shè)計方案
O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來共同實現(xiàn)等精度頻率測量和IDDS技術(shù)，發(fā)揮各自的優(yōu)點，使設(shè)計變得更加容易和靈活，并具有頻率測量范圍寬、產(chǎn)生的波形頻率分辨率高及精度大等特點。系統(tǒng)方便靈活，測量精度
-
L波段直接數(shù)字式快跳頻率合成器設(shè)計
摘要：介紹了DDS技術(shù)，并且設(shè)計出一種基于DDS芯片的快跳頻率合成器，它具有工作頻率高、頻率切換速度快、相位噪聲低等特點，有較高的實用價值。 關(guān)鍵詞：直接數(shù)字合成；AD9912；頻率合成器 隨著高速大規(guī)模集
-
ADI推出新款直接數(shù)字頻率合成器
21ic訊 Analog Devices, Inc.最近宣布，公司將以前的DDS集成電路(IC)時鐘速度提升了三倍以上。ADI公司的AD9914集成了片內(nèi)高速12-bit DAC，每秒采樣速率達(dá)3.5千兆(GSPS)，AD9915則可達(dá)2.5 GSPS。兩種器件內(nèi)核均支持能
-
CMOS傳感器/SDDS,什么是CMOS傳感器/SDDS
CMOS傳感器CMOS傳感器是一種通常比CCD傳感器低10倍感光度的傳感器。光度一般在6到15Lux的范圍內(nèi)，CMOS傳感器有固定比CCD傳感器高10倍的噪音，固定的圖案噪音始終停留在屏幕上好像那就是一個圖案，因為CMOS傳感器在10
-
基于DDS+PLL的跳頻信號源的設(shè)計
航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強(qiáng)、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的“殺手
-
DDS相關(guān)任意波形發(fā)生器的實現(xiàn)方案
任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號發(fā)生器，它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形，也可以表現(xiàn)出載波調(diào)制的多樣化，如：產(chǎn)生調(diào)頻、調(diào)幅、調(diào)相和脈沖調(diào)制等。更可以通過計算機(jī)
-
CMOS傳感器/SDDS,什么是CMOS傳感器/SDDS
CMOS傳感器CMOS傳感器是一種通常比CCD傳感器低10倍感光度的傳感器。光度一般在6到15Lux的范圍內(nèi)，CMOS傳感器有固定比CCD傳感器高10倍的噪音，固定的圖案噪音始終停留在屏幕上好像那就是一個圖案，因為CMOS傳感器在10
-
周立功國網(wǎng)單相表DDS-GW解決方案
新的智能電表標(biāo)準(zhǔn)對于智能電表的設(shè)計和生產(chǎn)提出新的要求。國網(wǎng)單相表DDS-GW解決方案因滿足新國網(wǎng)標(biāo)準(zhǔn)的要求而產(chǎn)生。該方案采用NXP公司低功耗LPC1100系列Cortex-M0微控制器作為主控芯片，完全按照國家電網(wǎng)公司智能電表
-
周立功國網(wǎng)單相表DDS-GW解決方案
新的智能電表標(biāo)準(zhǔn)對于智能電表的設(shè)計和生產(chǎn)提出新的要求。國網(wǎng)單相表DDS-GW解決方案因滿足新國網(wǎng)標(biāo)準(zhǔn)的要求而產(chǎn)生。該方案采用NXP公司低功耗LPC1100系列Cortex-M0微控制器作為主控芯片，完全按照國家電網(wǎng)公司智能電表
-
基于FPGA的DDS IP核設(shè)計
摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟
-
基于FPGA的DDS IP核設(shè)計
基于FPGA的DDS IP核設(shè)計
-
IVB筆記本四核i7將升級 更強(qiáng)性能i7-3840QM曝光
全新的Ivy Bridge平臺處理器目前只展現(xiàn)出了冰山一角，在消費者們等待主流的第三代酷睿i5、i3處理器的時候，在英特爾的官方MDDS數(shù)據(jù)庫中，我們發(fā)現(xiàn)了即將登場的、性能更強(qiáng)的、新型號高端移動平臺處理器—
-
基于DDS技術(shù)的正弦交流信號源的設(shè)計
摘要：以設(shè)計和實現(xiàn)可以進(jìn)行功率輸出的正弦波信號源為目的，提出了一種基于DDS技術(shù)，以單片機(jī)為控制核心、AD9850芯片為頻率合成器的正弦交流電流信號源的設(shè)計方法。該正弦交流電流信號源可以產(chǎn)生頻率穩(wěn)定且頻率范圍為
-
基于FPGA的智能超聲波功率源的設(shè)計
近年來,超聲波在工業(yè)中的應(yīng)用不斷涌現(xiàn),比如超聲波探傷,超聲波清洗等等。伴隨著超聲研究的熱門，如何有效的產(chǎn)生符合要求的超聲波功率源也變的迫切起來，其性能特點直接影響著超聲的研究工作。上述研究需要超聲波具有高
-
基于流水線結(jié)構(gòu)的DDS多功能信號發(fā)生器設(shè)計
摘要：在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計過程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖?，介紹了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累
